| 1 |
1
부동 소수점 연산 유닛의 레지스터들에 일정 비트들의 부동 소수점 데이터를 저장하는 제1 단계; 및상기 레지스터들의 하위 비트 레지스터들 중 적어도 하나 이상의 레지스터에서의 비트 에러를 무시하거나 선택적으로 검출하지 않거나 또는 정정하지 않는 제2 단계를 포함하는, 근사 부동 소수점 연산 유닛의 작동 방법
|
| 2 |
2
청구항 1에 있어서,상기 제2 단계는, 상기 부동 소수점 연산 유닛의 하위 비트들 중 최하위 비트 또는 상기 최하위 비트에서부터 일정 개수의 비트들에 대응하여 배치된 상기 노멀 플립플롭을 통해 상기 부동 소수점 데이터 신호에서 발생한 타이밍 에러를 무시하거나 선택적으로 검출하지 않거나 또는 정정하지 않는, 근사 부동 소수점 연산 유닛의 작동 방법
|
| 3 |
3
청구항 1에 있어서,상기 부동 소수점 연산 유닛은,N비트(N은 2 이상의 자연수)의 신호를 처리하기 위한 논리 회로 블락; 및 상기 N비트에 대응하여 상기 논리 회로 블락에 연결되는 복수의 플립플롭들을 포함하며, 상기 복수의 플립플롭들은,상기 논리 회로 블락의 N비트 입력에 대응하여 배치되고 제1 신호에 응하여 동작하는 레이저 플립플롭들;상기 논리 회로 블락의 N비트 출력의 일부에 대응하여 배치되고 제2 신호에 응하여 동작하는 레이저 플립플롭들; 및상기 논리 회로 블락의 N비트 출력의 나머지 일부에 대응하여 배치되고 상기 제2 신호에 응하여 동작하는 노멀 플립플롭들을 포함하는, 근사 부동 소수점 연산 유닛의 작동 방법
|
| 4 |
4
청구항 2에 있어서,상기 부동 소수점 연산 유닛은,N비트(N은 2 이상의 자연수)의 신호를 처리하기 위한 논리 회로 블락; 및 상기 N비트에 대응하여 상기 논리 회로 블락의 입력단과 출력단에 각각 연결되는 복수의 래치들을 포함하며, 상기 복수의 래치들은,상기 논리 회로 블락의 N비트 입력에 대응하여 배치되고 제1 신호에 응하여 동작하는 레이저 래치들;상기 논리 회로 블락의 N비트 출력의 일부에 대응하여 배치되고 제2 신호에 응하여 동작하는 레이저 래치들; 및상기 논리 회로 블락의 N비트 출력의 나머지 일부에 대응하여 배치되고 상기 제2 신호에 응하여 동작하는 노멀 래치들을 포함하는, 근사 부동 소수점 연산 유닛의 작동 방법
|
| 5 |
5
청구항 4에 있어서,상기 레이저 래치들 각각은 노멀 래치와 섀도우 래치를 포함하는, 근사 부동 소수점 연산 유닛의 작동 방법
|
| 6 |
6
청구항 5에 있어서,상기 부동 소수점 연산 유닛의 단일 스테이지에서 상기 노멀 래치에 대응하는 메인 래치의 출력과 상기 섀도우 래치의 출력을 비교하는 단계를 더 포함하는, 근사 부동 소수점 연산 유닛의 작동 방법
|
| 7 |
7
청구항 6에 있어서,상기 비교하는 단계 전에, 상기 레이저 래치들에서 상기 섀도우 래치를 통해 타이밍 에러를 검출하는 단계와,상기 비교하는 단계 후에, 상기 타이밍 에러가 검출된 동일 스테이지에서 상기 노멀 래치에 들어가는 클락을 한 사이클(1 cycle) 동안 게이팅시키는 단계를 더 포함하는, 근사 부동 소수점 연산 유닛의 작동 방법
|
| 8 |
8
일정 개수의 비트들의 신호들을 처리하는 논리 회로 블록; 및상기 일정 개수의 비트들에 대응하여 상기 논리 회로 블락에 연결되는 플립플롭들을 포함하고, 상기 플립플롭들은,상기 논리 회로 블락의 입력 비트들에 대응하여 배치되고 제1 제어 신호에 응하여 동작하는 제1 레이저 플립플롭들;상기 논리 회로 블락의 출력 비트들 중 일부에 대응하여 배치되고 제2 제어 신호에 응하여 동작하는 제2 레이저 플립플롭들; 및상기 논리 회로 블락의 출력 비트들 중 나머지 일부에 대응하여 배치되고 제2 제어 신호에 응하여 동작하되 비트 에러를 무시하거나 검출 또는 정정하지 않는 노멀 플립플롭들을 포함하는, 근사 부동 소수점 연산 유닛
|
| 9 |
9
청구항 8에 있어서,상기 제1 레이저 플립플롭들과 상기 제2 레이저 플립플롭들을 포함한 레이저 플립플롭들 각각은 노멀 플립플롭과 섀도우 래치를 포함하는, 근사 부동 소수점 연산 유닛
|
| 10 |
10
청구항 9에 있어서,상기 레이저 플립플롭들 각각은 상기 노말 플립플롭에 대응하는 메인 플립플롭의 제1 출력과 상기 섀도우 래치의 제1 출력을 비교하는 비교기를 더 포함하는, 근사 부동 소수점 연산 유닛
|
| 11 |
11
청구항 10에 있어서,상기 비교기를 각각 포함한 레이저 플립플롭들에서 출력되는 에러 검출 신호들이 미리 설정된 개수의 입력에 대응할 때 에러 정정 신호를 출력하는 논리 게이트 또는 로직 회로를 더 포함하는, 근사 부동 소수점 연산 유닛
|
| 12 |
12
청구항 11에 있어서,상기 에러 정정 신호에 응하여 상기 레이저 플립플롭들을 한 사이클(1 cycle) 게이팅시키는 클럭 게이트 로직을 더 포함하는, 근사 부동 소수점 연산 유닛
|
| 13 |
13
일정 개수의 비트들의 신호들을 처리하는 논리 회로 블록; 및상기 일정 개수의 비트들에 대응하여 상기 논리 회로 블락에 연결되는 래치들을 포함하고, 상기 래치들은,상기 논리 회로 블락의 입력 비트들에 대응하여 배치되고 제1 제어 신호에 응하여 동작하는 제1 레이저 래치들;상기 논리 회로 블락의 출력 비트들 중 일부에 대응하여 배치되고 제2 제어 신호에 응하여 동작하는 제2 레이저 래치들; 및상기 논리 회로 블락의 출력 비트들 중 나머지 일부에 대응하여 배치되고 제2 제어 신호에 응하여 동작하되 비트 에러를 무시하거나 검출 또는 정정하지 않는 노멀 래치들을 포함하는, 근사 부동 소수점 연산 유닛
|
| 14 |
14
청구항 13에 있어서,상기 노멀 래치들은 상기 논리 회로 블락의 출력 비트들의 최하위 비트 또는 상기 최하위 비트에서부터 일정 개수의 연속된 하위 비트들에 대응하여 배치되는, 근사 부동 소수점 연산 유닛
|
| 15 |
15
청구항 13항에 있어서,상기 제2 제어 신호는 상기 제1 제어 신호의 상하 레벨이 서로 반전된 신호인, 근사 부동 소수점 연산 유닛
|
| 16 |
16
청구항 13에 있어서,상기 제1 레이저 래치들와 상기 제2 레이저 래치들을 포함한 레이저 래치들 각각은 노멀 래치와 섀도우 래치를 포함하는, 근사 부동 소수점 연산 유닛
|
| 17 |
17
청구항 16에 있어서,상기 레이저 래치들 각각은 상기 노말 래치에 대응하는 메인 래치의 제1 출력과 상기 섀도우 래치의 제1 출력을 비교하는 비교기를 더 포함하는, 근사 부동 소수점 연산 유닛
|
| 18 |
18
청구항 17에 있어서,상기 비교기를 각각 포함한 레이저 래치들에서 출력되는 에러 검출 신호들이 미리 설정된 개수의 입력에 대응할 때 에러 정정 신호를 출력하는 논리 게이트 또는 로직 회로를 더 포함하는, 근사 부동 소수점 연산 유닛
|
| 19 |
19
청구항 18에 있어서,상기 에러 정정 신호에 응하여 상기 레이저 래치들을 한 사이클(1 cycle) 게이팅시키는 클럭 게이트 로직을 더 포함하는, 근사 부동 소수점 연산 유닛
|
