맞춤기술찾기

이전대상기술

반도체 메모리 소자용 커패시터 및 그 제조방법(CAPACITOR FOR SEMICONTUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREOF)

  • 기술번호 : KST2017016334
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 실시예들은 하부전극, 상기 하부전극 상에 형성되는 유전체층 및 상기 유전체층 상에 형성되는 상부전극을 포함하되, 상기 유전체층은 루타일(rutile) 구조의 티타늄 산화물을 포함하는, 반도체 메모리 소자용 커패시터 및 그 제조방법에 관련된다.
Int. CL H01L 49/02 (2016.05.17) H01L 27/108 (2016.05.17)
CPC H01L 28/75(2013.01) H01L 28/75(2013.01) H01L 28/75(2013.01) H01L 28/75(2013.01) H01L 28/75(2013.01)
출원번호/일자 1020160046868 (2016.04.18)
출원인 한국과학기술연구원
등록번호/일자
공개번호/일자 10-2017-0119119 (2017.10.26) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2016.04.18)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술연구원 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조철진 대한민국 서울특별시 성북구
2 권범진 대한민국 서울특별시 성북구
3 백승협 대한민국 서울특별시 성북구
4 강종윤 대한민국 서울특별시 성북구
5 최지원 대한민국 서울특별시 성북구
6 김진상 대한민국 서울특별시 성북구
7 김성근 대한민국 서울특별시 성북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영철 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)
2 김 순 영 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2016.04.18 수리 (Accepted) 1-1-2016-0367438-91
2 의견제출통지서
Notification of reason for refusal
2017.07.03 발송처리완료 (Completion of Transmission) 9-5-2017-0463675-16
3 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2017.08.08 수리 (Accepted) 1-1-2017-0763033-26
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2017.08.08 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2017-0763032-81
5 의견제출통지서
Notification of reason for refusal
2018.01.25 발송처리완료 (Completion of Transmission) 9-5-2018-0059727-16
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.03.22 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-0287943-51
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.03.22 수리 (Accepted) 1-1-2018-0287942-16
8 거절결정서
Decision to Refuse a Patent
2018.07.18 발송처리완료 (Completion of Transmission) 9-5-2018-0485551-03
9 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)
2018.08.06 보정각하 (Rejection of amendment) 1-1-2018-0774263-13
10 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.08.06 수리 (Accepted) 1-1-2018-0774264-58
11 보정각하결정서
Decision of Rejection for Amendment
2018.08.17 발송처리완료 (Completion of Transmission) 9-5-2018-0558711-02
12 거절결정서
Decision to Refuse a Patent
2018.08.17 발송처리완료 (Completion of Transmission) 9-5-2018-0558712-47
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
하부전극;상기 하부전극 상에 형성되는 유전체층; 및상기 유전체층 상에 형성되는 상부전극을 포함하되,상기 유전체층은 루타일(rutile) 구조의 티타늄 산화물을 포함하는, 반도체 메모리 소자용 커패시터
2 2
제1항에 있어서,상기 상부전극 또는 상기 하부전극은 주석산화물(SnO2)을 포함하는 것을 특징으로 하는 반도체 메모리 소자용 커패시터
3 3
제1항 또는 제2항에 있어서,상기 상부전극 또는 상기 하부전극은, 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 적어도 하나가 도핑된 것을 특징으로 하는 반도체 메모리 소자용 커패시터
4 4
제1항에 있어서,상기 메모리 소자용 커패시터는, DRAM 소자에 적용되는 것을 특징으로 하는 반도체 메모리 소자용 커패시터
5 5
기판 상에 하부전극을 형성하는 단계;하부전극 상에 유전체층을 형성하는 단계; 및상기 유전체층 상에 상부전극을 형성하는 단계를 포함하되,상기 유전체층은 루타일(rutile) 구조의 티타늄 산화물을 포함하는, 반도체 메모리 소자용 커패시터 제조방법
6 6
제5항에 있어서,상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는,스퍼터링(sputtering), 원자층 증착법(ALD), 전자빔증착법(E-beam evaporation), 열증착법(Thermal evaporation), 분자빔증착법(Molecular Beam Epitaxy), 펄스레이저증착법(PLD), 화학증착법(CVD) 중 적어도 하나를 이용하여 주석산화물층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자용 커패시터 제조방법
7 7
제6항에 있어서,상기 하부전극을 형성하는 단계 또는 상기 상부전극을 형성하는 단계는,상기 주석산화물층에 불소(F), 탄탈늄(Ta), 안티몬(Sb), 니오비움(Nb) 중 적어도 하나를 도핑하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자용 커패시터 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 한국과학기술연구원 전자정보디바이스산업원천기술개발 20 nm 급 이하 디자인룰의 DRAM 소자 구현을 위한 고유전박막 원자층 증착법 기술 개발