맞춤기술찾기

이전대상기술

고출력 반도체 장치 및 그 제조 방법(HIGH POWER SEMICONDUCTOR STRUCTURE AND METHOD FOR MANUFACTURING THE SAME)

  • 기술번호 : KST2017017637
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 고출력 반도체 장치는 고출력 반도체 구조체, 고출력 반도체 구조체의 바닥면 상에 제공되는 제1 방열 기판, 및 고출력 반도체 구조체의 상면 상에 제공되는 제2 방열 기판을 포함하되, 제1 및 제2 방열 기판들 사이의 최소 거리는 5 내지 20 마이크로미터(㎛)이다.
Int. CL H01S 3/04 (2017.03.08) H05K 1/02 (2017.03.08) H01S 5/024 (2017.03.08)
CPC
출원번호/일자 1020170027958 (2017.03.03)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2017-0130277 (2017.11.28) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020160060302   |   2016.05.17
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.02.24)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김성복 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2017.03.03 수리 (Accepted) 1-1-2017-0218832-51
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2020.02.24 수리 (Accepted) 1-1-2020-0193490-02
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
고출력 반도체 구조체;상기 고출력 반도체 구조체의 바닥면 상에 제공되는 제1 방열 기판; 및상기 고출력 반도체 구조체의 상면 상에 제공되는 제2 방열 기판을 포함하되,상기 제1 및 제2 방열 기판들 사이의 최소 거리는 5 내지 20 마이크로미터(㎛)인 고출력 반도체 장치
2 2
제 1 항에 있어서,상기 고출력 반도체 구조체는 상기 고출력 반도체 구조체의 바닥면에 수직한 방향을 따른 두께를 갖고,상기 고출력 반도체 구조체의 상기 두께는 5 마이크로미터(㎛) 이하인 고출력 반도체 장치
3 3
제 1 항에 있어서,상기 고출력 반도체 구조체는 레이저 다이오드 소자 또는 전력 반도체 소자를 포함하는 고출력 반도체 장치
4 4
차례로 적층된 제1 오믹 금속 구조체, 제1 반도체 층, 제1 클래드 층, 액티브 층, 제2 클래드 층, 제2 반도체 패턴, 및 제2 오믹 금속 구조체를 포함하는 고출력 반도체 구조체;상기 제1 오믹 금속 구조체의 바닥면 상에 제공되는 제1 방열 기판; 상기 제2 오믹 금속 구조체의 상면 상에 제공되는 제2 방열 기판;상기 제1 오믹 금속 구조체와 상기 제1 방열 기판 사이에 제공되는 제1 솔더 층; 및상기 제2 오믹 금속 구조체와 상기 제2 방열 기판 사이에 제공되는 제2 솔더 층을 포함하되, 상기 제2 반도체 패턴의 상기 제1 반도체 층의 바닥면에 평행한 폭은 상기 제1 반도체 층의 폭보다 작고,상기 제1 및 제2 방열 기판들 사이의 최소 거리는 5 내지 20 마이크로미터(㎛)인 고출력 반도체 장치
5 5
제 4 항에 있어서,상기 제1 반도체 층은 제1 도전형을 갖고,상기 제2 반도체 패턴은 상기 제1 도전형과 다른 제2 도전형을 갖는 고출력 반도체 장치
6 6
제 4 항에 있어서,상기 제1 방열 기판과 상기 제1 솔더 층 사이에 제공되는 제1 전극 패드; 및상기 제2 방열 기판과 상기 제2 솔더 층 사이에 제공되는 제2 전극 패드를 더 포함하되, 상기 제1 및 제2 전극 패드들의 각각은 상기 고출력 반도체 구조체의 측벽으로부터 돌출되는 고출력 반도체 장치
7 7
반도체 기판을 준비하는 것;상기 반도체 기판 상에 고출력 반도체 구조체를 형성하는 것;상기 고출력 반도체 구조체의 상면 상에 제2 방열 기판을 고정시키는 것;상기 고출력 반도체 구조체로부터 상기 반도체 기판을 분리시키는 것; 및상기 고출력 반도체 구조체의 바닥면 상에 제1 방열 기판을 고정시키는 것을 포함하는 고출력 반도체 장치 제조 방법
8 8
제 7 항에 있어서,상기 고출력 반도체 구조체를 형성하기 전, 상기 반도체 기판 상에 희생층을 형성하는 것을 더 포함하되,상기 반도체 기판을 분리시키는 것은 상기 희생층을 제거하는 공정을 포함하는 고출력 반도체 장치 제조 방법
9 9
제 8 항에 있어서,상기 희생층은 알루미늄아세나이드(AlAs) 알루미늄을 98%이상 함유하는 알루미늄 갈륨 아세나이드(AlGaAs)를 포함하고,상기 희생층을 제거하는 것은 불산(HF) 계열의 식각액을 이용한 습식 식각 공정을 포함하는 고출력 반도체 장치 제조 방법
10 10
제 9 항에 있어서,상기 고출력 반도체 반도체 구조체를 형성하기 전, 상기 희생층과 상기 반도체 기판 사이에 버퍼층을 형성하는 것을 더 포함하되,상기 버퍼층은 상기 반도체 기판과 상기 희생층이 서로 분리되는 것을 방지하는 고출력 반도체 장치 제조 방법
11 11
제 7 항에 있어서,상기 고출력 반도체 구조체의 상기 상면 상에 상기 제2 방열 기판을 고정시키는 것은:상기 고출력 반도체 구조체의 상기 상면 상에 제2 솔더 층을 형성하는 것; 및상기 제2 솔더 층을 리플로우하여, 상기 제2 방열 기판을 상기 고출력 반도체 구조체의 상기 상면 상에 부착시키는 것을 포함하는 고출력 반도체 장치 제조 방법
12 12
제 7 항에 있어서,상기 고출력 반도체 구조체의 상기 바닥면 상에 상기 제1 방열 기판을 고정시키는 것은:상기 고출력 반도체 구조체의 상기 바닥면 상에 제1 솔더 층을 형성하는 것; 및상기 제1 솔더 층과 상기 제1 방열 기판을 서로 접합시키는 것을 포함하는 고출력 반도체 장치 제조 방법
13 13
제 7 항에 있어서,상기 고출력 반도체 구조체를 형성하는 것은:상기 반도체 기판 상에 차례로 제1 반도체 층, 제1 클래드 층, 액티브 층, 및 제2 클래드 층을 에피택시얼 성장(Epitaxial Growth)시키는 것; 및상기 제2 클래드 층 상에 반도체 막을 에피택시얼 성장시킨 후, 상기 반도체 막을 패터닝하여 제2 반도체 패턴을 형성하는 것을 포함하는 고출력 반도체 장치 제조 방법
14 14
제 7 항에 있어서,상기 제2 방열 기판을 고정시키는 것은:상기 반도체 기판을 분리시키는 공정 수행 전, 상기 고출력 반도체 구조체의 상기 상면 상에 보조 기판을 고정시키는 것;상기 제1 방열 기판을 고정시키는 공정 수행 후, 상기 고출력 반도체 구조체로부터 상기 보조 기판을 분리시키는 것; 및상기 고출력 반도체 구조체의 상기 상면 상에 제2 방열 기판을 고정시키는 것을 포함하는 고출력 반도체 장치 제조 방법
15 15
제 14 항에 있어서,상기 보조 기판을 고정시키는 것은 상기 고출력 반도체 구조체의 상기 상면과 상기 보조 기판 사이에 보조 접착층을 형성하는 것을 포함하고,상기 보조 기판은 상기 보조 접착층에 의해 상기 고출력 반도체 구조체의 상기 상면 상에 접합되는 고출력 반도체 장치 제조 방법
16 16
제 15 항에 있어서,상기 보조 기판을 분리시키는 것은 상기 보조 접착층을 제거하는 것을 포함하는 고출력 반도체 장치 제조 방법
17 17
제 16 항에 있어서,상기 보조 접착층은 에폭시(epoxy)를 포함하는 고출력 반도체 장치 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 ㈜제니컴 연구개발특구육성 400nm와 320nm Cutoff을 동시에 갖는 UV Sensor 개발