1 |
1
기판;상기 기판 상에 선택적으로 배치된 에어층;상기 기판과 상기 에어층 상에 배치된 질화물층; 및상기 질화물층 상에 배치된 질화물계 발광 구조물을 포함하는 반도체 소자
|
2 |
2
제1 항에 있어서,상기 기판 상의 제1 영역에 상기 에어층이 배치되고, 상기 기판 상의 제2 영역에 상기 질화물층이 배치되는 반도체 소자
|
3 |
3
제1 항에 있어서,상기 에어층의 측단면은 반구, 사다리꼴 또는 삼각형 중 하나인 반도체 소자
|
4 |
4
제1 항에 있어서,상기 기판은 사파이어, 실리콘(Si) 또는 실리콘 카바이드(SiC) 중 적어도 하나인 반도체 소자
|
5 |
5
제1 항에 있어서,상기 질화물층은 질화 알루미늄(AlN)을 포함하는 반도체 소자
|
6 |
6
제5 항에 있어서,상기 질화물층은 산소(O)를 더 포함하는 반도체 소자
|
7 |
7
제1 항에 있어서,상기 질화물계 발광 구조물은 GaN을 포함하고, 상기 GaN은 (002)면의 결정성이 10 arcsec 내지 35 arcsec인 반도체 소자
|
8 |
8
제1 항에 있어서,상기 질화물계 발광 구조물은 GaN을 포함하고, 상기 GaN은 (102)면의 결정성이 45 arcsec 내지 85 arcsec인 반도체 소자
|
9 |
9
제1 항에 있어서,상기 에어층과상기 질화물층 사이에 배치되는 중간층을 더 포함하는 반도체 소자
|
10 |
10
제1 항에 있어서,상기 에어층의 높이는 1
|
11 |
11
제1 항에 있어서,상기 에어층의 폭은 2
|
12 |
12
제1 항에 있어서,상기 질화물층의 두께는 18㎚내지 22㎚인 반도체 소자
|
13 |
13
제12 항에 있어서,인접한 상기 에어층 사이의 간격은 상기 제2 영역에 배치된 상기 질화물층의 폭과 상기 질화물층의 두께의 2배와의 합인 반도체 소자
|
14 |
14
제9 항에 있어서,상기 중간층의 두께는 90㎚ 내지 100㎚인 반도체 소자
|
15 |
15
기판 상에 유기물을 선택적으로 배치하는 단계;상기 기판과 상기 유기물을 덮도록 AlN층을 성장시키는 단계;상기 유기물을 제거하는 단계; 및상기 AlN층 상에 질화물계 발광 구조물을 성장시키는 단계를 포함하는 반도체 소자의 제조 방법
|