| 1 |
1
임펄스 응답의 피크지점을 기준으로 미리 설정된 단위 시간(Unit Interval, UI)에 기초하여 등화 알고리즘을 수행하는 데이터 수신장치에 있어서, 상기 임펄스 응답의 피크지점으로부터 한 단위시간 이전의 지점으로 샘플링 포인트를 이동하도록 클럭을 발생시키는 클럭 신호 제공부;입력되는 N개의 양의 카운터값들 및 M개의 음의 카운터값들에 기초하여 제2 계수값을 결정하는 계수값 결정부; 및입력된 제1 계수값 또는 상기 계수값 결정부에서 결정된 제2 계수값에 의거하여 상기 샘플링 포인트 이후의 임펄스 응답신호들을 상기 단위시간 마다 제거하는 등화기를 포함하되,상기 등화기는 상기 제1 계수값에 의거하여 상기 샘플링 포인트로부터 한 단위시간 이후의 지점에 대응된 임펄스 응답신호 하나를 제거하는 유한 임펄스 응답 등화기; 및상기 제2 계수값에 의거하여 상기 유한 임펄스 응답 등화기에서 제거된 하나의 임펄스 응답신호의 위치에 대응된 지점으로부터 상기 단위시간 만큼씩 이동하며 대응된 임펄스 응답신호를 모두 제거하는 무한 임펄스 응답 등화기를 포함하는 것을 특징으로 하는 데이터 수신장치
|
| 2 |
2
제1항에 있어서, 상기 계수값 결정부는 출력단이 공통으로 연결되는 차동 구조의 2:1 직렬 변환기; 및상기 공통으로 연결된 출력단의 출력 공통 레벨을 조절하기 위한 무한 임펄스 응답 필터를 포함하는 것을 특징으로 하는 데이터 수신장치
|
| 3 |
3
제2항에 있어서, 상기 무한 임펄스 응답 필터는직렬로 연결된 복수의 저항들; 및 상기 저항들 사이에 연결된 가변커패시터를 포함하는 것을 특징으로 하는 데이터 수신장치
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서, 상기 유한 임펄스 응답 등화기는 상기 임펄스 응답의 피크 신호를 제거하는 것을 특징으로 하는 데이터 수신장치
|
| 6 |
6
제1항에 있어서, 상기 수신장치는송신할 신호를 증폭시키는 프리드라이버 회로와; 상기 프리드라이버 회로의 출력 전압을 입력으로 받아 임피던스 매칭을 하는 메인드라이버 회로를 포함하는 송신장치로부터 전달된 데이터를 수신하되, 상기 프리드라이버 회로는 출력 전압을 일정 레벨 이상으로 유지시키는 것을 특징으로 하는 데이터 수신장치
|
| 7 |
7
제6항에 있어서, 상기 프리드라이버 회로는 상기 프리드라이버 회로의출력 전압을 상기 메인 드라이버 회로 입력단의 문턱 전압 이상으로 유지시키는 것을 특징으로 하는 데이터 수신장치
|
| 8 |
8
임펄스 응답의 피크지점을 기준으로 미리 설정된 단위 시간(Unit Interval, UI)에 기초하여 등화 알고리즘을 수행하는 데이터 수신장치의 등화 알고리즘 제어방법에 있어서, 상기 임펄스 응답의 피크지점으로부터 한 단위시간 이전의 지점으로 샘플링 포인트를 이동하는 단계;입력된 제1 계수값에 의거하여, 상기 샘플링 포인트로부터 한 단위시간 이후의 지점에 대응된 임펄스 응답신호 하나를 제거하는 제1 제거단계;입력되는 N개의 양의 카운터값들 및 M개의 음의 카운터값들에 기초하여 제2 계수값을 결정하는 단계; 및상기 제2 계수값에 의거하여 상기 제1 제거단계에서 제거된 하나의 임펄스 응답신호의 위치에 대응된 지점으로부터 상기 단위시간 만큼씩 이동하며 대응된 임펄스 응답신호를 모두 제거하는 제2 제거단계를 포함하는 것을 특징으로 하는 데이터 수신장치의 등화 알고리즘 제어방법
|
| 9 |
9
제8항에 있어서, 상기 제1 제거단계는상기 샘플링 포인트로부터 한 단위시간 이후의 임펄스 응답신호인 임펄스 응답의 피크 신호를 제거하는 것을 특징으로 하는 데이터 수신장치의 등화 알고리즘 제어방법
|
| 10 |
10
제8항에 있어서, 상기 제1 제거단계는유한 임펄스 응답 등화 알고리즘에 의해 구현되는 것을 특징으로 하는 데이터 수신장치의 등화 알고리즘 제어방법
|
| 11 |
11
제8항에 있어서, 제2 계수값을 결정하는 단계는출력단이 공통으로 연결되는 차동 구조의 2:1 직렬 변환기 회로의 출력레벨을 조절하여 상기 제2 계수값을 결정하는 것을 특징으로 하는 데이터 수신 장치의 등화 알고리즘 제어 방법
|
| 12 |
12
제8항에 있어서, 상기 제2 제거단계는 무한 임펄스 응답 등화 알고리즘에 의해 구현되는 것을 특징으로 하는 데이터 수신 장치의 등화 알고리즘 제어 방법
|
| 13 |
13
제8항에 있어서, 상기 데이터 수신장치로 데이터를 송신하는 송신단에 포함된 프리드라이버 회로의 출력 전압을 일정 레벨 이상으로 유지시키는 단계를 더 포함하는 것을 특징으로 하는 데이터 수신장치의 등화 알고리즘 제어방법
|
| 14 |
14
제13항에 있어서, 상기 유지시키는 단계는 상기 송신단에 포함되고 상기 프리드라이버 회로의 출력 전압을 입력으로 받는 메인드라이버 회로 입력단의 문턱 전압 이상으로, 상기 프리드라이버 회로의 출력 전압을 유지시키는 것을 특징으로 하는 데이터 수신장치의 등화 알고리즘 제어방법
|
