1 |
1
기재 상에 형성되는 하부 전극;상기 하부 전극 상에 산화 그래핀 다층막을 포함하는 활성 절연층(active dielectric layer); 및상기 활성 절연층 상에 상부 전극을 포함하는, 비휘발성 저항 변화 메모리 디바이스로서,상기 산화 그래핀 다층막은 산화 그래핀 층 및 비금속 원소에 의해 도핑된 산화 그래핀 층이 교대로 적층된 이중층을 한 개 이상 가지는 것이고,상기 산화 그래핀 층은 음전하를 갖는 것이고, 상기 비금속 원소에 의해 도핑된 산화 그래핀 층은 양전하를 갖는 것인,비휘발성 저항 변화 메모리 디바이스
|
2 |
2
제 1 항에 있어서,상기 비금속 원소는 주기율표 15 족 및 16 족의 조합들로 이루어진 군에서 선택되는 비금속 원소를 포함하는 것인, 비휘발성 저항 변화 메모리 디바이스
|
3 |
3
제 2 항에 있어서,상기 비금속 원소는 질소, 황, 인, 및 이들의 조합들로 이루어진 군에서 선택되는 비금속 원소를 포함하는 것인, 비휘발성 저항 변화 메모리 디바이스
|
4 |
4
삭제
|
5 |
5
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 비휘발성 저항 변화 메모리 디바이스는 크로스 바 구조를 가지는 것인, 비휘발성 저항 변화 메모리 디바이스
|
6 |
6
기재 상에 하부 전극을 형성하는 단계;상기 하부 전극 상에 산화 그래핀 다층막을 포함하는 활성 절연층을 형성하는 단계; 및상기 활성 절연층 상에 상부 전극을 형성하는 단계를 포함하는, 비휘발성 저항 변화 메모리 디바이스의 제조 방법으로서,상기 산화 그래핀 다층막은 산화 그래핀 층 및 비금속 원소에 의해 도핑된 산화 그래핀 층이 교대로 적층된 이중층을 한 개 이상 가지는 것이고,상기 산화 그래핀 층은 음전하를 갖는 것이고, 상기 비금속 원소에 의해 도핑된 산화 그래핀 층은 양전하를 갖는 것인,비휘발성 저항 변화 메모리 디바이스의 제조 방법
|
7 |
7
제 6 항에 있어서,상기 비금속 원소는 주기율표 15 족 및 16 족의 조합들로 이루어진 군에서 선택되는 비금속 원소를 포함하는 것인, 비휘발성 저항 변화 메모리 디바이스의 제조방법
|
8 |
8
제 7 항에 있어서,상기 비금속 원소는 질소, 황, 인, 및 이들의 조합들로 이루어진 군에서 선택되는 비금속 원소를 포함하는 것인, 비휘발성 저항 변화 메모리 디바이스의 제조방법
|
9 |
9
삭제
|
10 |
10
제 6 항에 있어서,상기 활성 절연층의 두께는 20 nm 내지 60 nm인 것인, 비휘발성 저항 변화 메모리 디바이스의 제조방법
|
11 |
11
제 6 항 내지 제 8 항, 및 제 10 항 중 어느 한 항에 있어서,상기 비휘발성 저항 변화 메모리 소자는 크로스 바 구조를 가지는 것인, 비휘발성 저항 변화 메모리 디바이스의 제조방법
|