맞춤기술찾기

이전대상기술

적층 반도체 회로의 시분할 테스트 방법 및 장치(TIME DIVISION MULTIPLEXED TEST METHOD AND APPARATUS OF STACKED INTEGRATED CIRCUIT)

  • 기술번호 : KST2017018395
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 일실시예에 따르면, 적층 반도체 회로의 시분할 테스트 장치는 복수의 층들에 각각 구비되어, ATE(auto test equipment)로부터 수신되는 테스트 클록을 시분할 방식(time division multiplex; TDM)을 이용하여 상기 복수의 층들로 분할하는 복수의 TDM 클록 디바이더들; 및 상기 복수의 층들의 테스트 데이터 경로를 설정하는 적어도 하나의 TAP(test access port) 컨트롤러를 포함하고, 상기 시분할 테스트 장치는 상기 테스트 데이터 경로를 통하여 상기 ATE로부터 수신되는 테스트 데이터를 기초로, 상기 분할된 테스트 클록에 따라 상기 복수의 층들 각각에서 적층 테스트 대상 반도체에 대한 테스트를 수행한다.
Int. CL G01R 31/317 (2016.07.19) G01R 31/3183 (2016.07.19) G01R 31/319 (2016.07.19) G01R 31/28 (2016.07.19)
CPC G01R 31/31727(2013.01) G01R 31/31727(2013.01) G01R 31/31727(2013.01) G01R 31/31727(2013.01) G01R 31/31727(2013.01)
출원번호/일자 1020160073746 (2016.06.14)
출원인 한양대학교 에리카산학협력단
등록번호/일자
공개번호/일자 10-2017-0140952 (2017.12.22) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2016.06.14)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 에리카산학협력단 대한민국 경기도 안산시 상록구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김영성 대한민국 경기도 안산시 상록구
2 박성주 대한민국 경기도 성남시 분당구
3 무하마드아딜안사리 파키스탄 경기도 안산시 상록구
4 김두영 대한민국 경기도 화성시 영통로**번길 **,
5 정지훈 대한민국 경기도 안산시 상록구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 양성보 대한민국 서울특별시 강남구 선릉로***길 ** (논현동) 삼성빌딩 *층(피앤티특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 에리카산학협력단 대한민국 경기도 안산시 상록구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2016.06.14 수리 (Accepted) 1-1-2016-0569430-19
2 선행기술조사의뢰서
Request for Prior Art Search
2016.11.10 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2017.01.10 수리 (Accepted) 9-1-2017-0001245-91
4 의견제출통지서
Notification of reason for refusal
2017.09.28 발송처리완료 (Completion of Transmission) 9-5-2017-0685905-63
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2017.11.28 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2017-1185860-90
6 [출원서 등 보정(보완)]보정서
2017.11.28 수리 (Accepted) 1-1-2017-1185842-78
7 [공지예외적용 보완 증명서류]서류제출서
2017.11.28 수리 (Accepted) 1-1-2017-1185845-15
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2017.11.28 수리 (Accepted) 1-1-2017-1185859-43
9 등록결정서
Decision to grant
2018.04.27 발송처리완료 (Completion of Transmission) 9-5-2018-0287736-53
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
적층 반도체 회로의 시분할 테스트 장치에 있어서,복수의 층들에 각각 구비되어, ATE(auto test equipment)로부터 수신되는 테스트 클록을 시분할 방식(time division multiplex; TDM)을 이용하여 상기 복수의 층들로 분할하는 복수의 TDM 클록 디바이더들; 및 상기 복수의 층들의 테스트 데이터 경로를 설정하는 적어도 하나의 TAP(test access port) 컨트롤러를 포함하고, 상기 시분할 테스트 장치는 상기 테스트 데이터 경로를 통하여 상기 ATE로부터 수신되는 테스트 데이터를 기초로, 상기 분할된 테스트 클록에 따라 상기 복수의 층들 각각에서 적층 테스트 대상 반도체에 대한 테스트를 수행하는, 시분할 테스트 장치
2 2
제1항에 있어서,상기 적어도 하나의 TAP 컨트롤러는 상기 복수의 층들의 테스트 데이터 경로를 병렬로 설정하고, 상기 시분할 테스트 장치는 상기 병렬로 설정되는 테스트 데이터 경로를 통하여 상기 복수의 층들 각각으로 동시에 수신되는 상기 테스트 데이터를 기초로, 상기 분할된 테스트 클록에 따라 상기 복수의 층들 각각에서 상기 적층 테스트 대상 반도체에 대한 테스트를 수행하는, 시분할 테스트 장치
3 3
제1항에 있어서,상기 적어도 하나의 TAP 컨트롤러는 상기 복수의 층들의 테스트 데이터 경로를 설정하기 위하여, 상기 복수의 층들 각각에 포함되는 적어도 하나의 멀티플렉서의 셀렉트 신호값을 제어하는, 시분할 테스트 장치
4 4
제1항에 있어서,상기 복수의 TDM 클록 디바이더들 각각은 상기 복수의 층들에서 각각 요구되는 클록 속도에 기초하여 상기 테스트 클록을 상기 복수의 층들로 분할하는, 시분할 테스트 장치
5 5
제1항에 있어서,상기 복수의 TDM 클록 디바이더들 각각은 상기 테스트 클록의 속도 및 상기 복수의 층들의 개수에 기초하여 상기 테스트 클록을 상기 복수의 층들로 분할하는, 시분할 테스트 장치
6 6
제1항에 있어서,상기 복수의 TDM 클록 디바이더들 각각은 상기 테스트 클록의 하나의 순환 주기를 상기 복수의 층들 각각으로 분배하는, 시분할 테스트 장치
7 7
제1항에 있어서,상기 복수의 TDM 클록 디바이더들 각각은 상기 복수의 층들의 개수에 기초하여 구성되는 카운터 논리회로를 포함하는 시분할 테스트 장치
8 8
적층 반도체 회로의 시분할 테스트 방법에 있어서,복수의 층들에 각각 구비되는 복수의 TDM 클록 디바이더들에서, ATE(auto test equipment)로부터 수신되는 테스트 클록을 시분할 방식(time division multiplex; TDM)을 이용하여 상기 복수의 층들로 분할하는 단계; 적어도 하나의 TAP(test access port) 컨트롤러에서, 상기 복수의 층들의 테스트 데이터 경로를 설정하는 단계; 및 상기 복수의 층들 각각에서, 상기 테스트 데이터 경로를 통하여 상기 ATE로부터 수신되는 테스트 데이터를 기초로, 상기 분할된 테스트 클록에 따라 적층 테스트 대상 반도체에 대한 테스트를 수행하는 단계를 포함하는 시분할 테스트 방법
9 9
제8항에 있어서,상기 복수의 층들의 테스트 데이터 경로를 설정하는 단계는 상기 복수의 층들의 테스트 데이터 경로를 병렬로 설정하는 단계를 포함하고, 상기 적층 테스트 대상 반도체에 대한 테스트를 수행하는 단계는 상기 병렬로 설정되는 테스트 데이터 경로를 통하여 상기 복수의 층들 각각으로 동시에 수신되는 상기 테스트 데이터를 기초로, 상기 분할된 테스트 클록에 따라 상기 적층 테스트 대상 반도체에 대한 테스트를 수행하는 단계를 포함하는 시분할 테스트 방법
10 10
제8항에 있어서,상기 복수의 층들의 테스트 데이터 경로를 설정하는 단계는 상기 복수의 층들의 테스트 데이터 경로를 설정하기 위하여, 상기 복수의 층들 각각에 포함되는 적어도 하나의 멀티플렉서의 셀렉트 신호값을 제어하는 단계를 포함하는 시분할 테스트 방법
11 11
제8항에 있어서,상기 ATE로부터 수신되는 테스트 클록을 시분할 방식을 이용하여 상기 복수의 층들로 분할하는 단계는 상기 복수의 층들에서 각각 요구되는 클록 속도에 기초하여 상기 테스트 클록을 상기 복수의 층들로 분할하는 단계를 포함하는 시분할 테스트 방법
12 12
제8항에 있어서,상기 ATE로부터 수신되는 테스트 클록을 시분할 방식을 이용하여 상기 복수의 층들로 분할하는 단계는 상기 테스트 클록의 속도 및 상기 복수의 층들의 개수에 기초하여 상기 테스트 클록을 상기 복수의 층들로 분할하는 단계를 포함하는 시분할 테스트 방법
13 13
제8항에 있어서,상기 복수의 층들의 개수에 기초하여 상기 복수의 TDM 클록 디바이더들 각각을 카운터 논리회로로 구성하는 단계를 더 포함하는 시분할 테스트 방법
14 14
삭제
15 15
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 연세대학교산학협력단 산업기술혁신사업 / 산업핵심기술개발사업 /전자정보디바이스산업원천기술개발사업(RCMS) TSV 기반 3D IC의 수율 향상을 위한 테스트 및 테스터기술