| 1 |
1
시스템 클럭에 따라 항법 알고리즘과 유도조종 알고리즘을 실행하여 유도탄의 운동을 조종하는 명령을 생성하는 제어부; 및 관성 측정기로부터 유도탄의 관성 데이터를 주기적으로 수신하고, 관성 데이터 수신 주기의 정수배에 해당하는 동기주기마다 관성 데이터에 대한 시스템 클럭의 동기화를 수행하여, 각 동기주기 동안 주기성이 보장된 시스템 클럭을 발생하여 제어부로 제공하는 시스템 클럭 생성부;를 포함하는 것을 특징으로 하는 유도 조종장치
|
| 2 |
2
제1항에 있어서, 상기 시스템 클럭 생성부는 FPGA(Field Programmable Gate Array)로 구성되어 관성 데이터의 수신상태에 따라 동작모드를 동기성공 상태와 동기실패 상태로 운용하여, 동기성공 상태에서는 관성 데이터와 동기된 시스템 클럭을 생성하고, 동기실패 상태에서는 관성 데이터와 무관하게 주기적으로 시스템 클럭을 생성하는 것을 특징으로 하는 유도 조종장치
|
| 3 |
3
제2항에 있어서, 상기 시스템 클럭 생성부는 (a) 동작모드가 동기성공 상태이면 관성 데이터의 수신주기의 정수배에 해당하는 시간을 동기주기로 설정하고, (b) 상기 설정된 각 동기주기의 종료시간 전후에 걸쳐 상기 관성 데이터의 수신완료 시점에 대한 지티링이 반영된 동기구간을 설정하고, (c) 상기 설정된 동기구간에서 관성 데이터가 수신되는지 확인하여 관성 데이터의 수신완료 시점을 현재의 관성 데이터에 대한 동기시점을 결정하여, (d) 상기 결정된 동기시점에서 관성 데이터와 동기된 시스템 클럭을 발생하는 것을 특징으로 하는 유도 조종장치
|
| 4 |
4
제3항에 있어서, 상기 시스템 클럭 생성부는 상기 결정된 동기시점부터 소정 지연시간 후에 첫 번째 시스템 클럭을 발생하고, 두 번째 시스템 클럭부터는 고정 주기로 시스템 클럭을 발생하는 것을 특징으로 하는 유도 조종장치
|
| 5 |
5
제4항에 있어서, 상기 소정 지연시간은 시스템 클럭 생성부에 저장된 관성 데이터를 제어부가 읽어가는 데 걸리는 시간으로 설정되고, 상기 고정 주기는 제어부의 알고리즘 실행주기를 양의 정수로 나눈 시간으로 설정되는 것을 특징으로 하는 유도 조종장치
|
| 6 |
6
제2항에 있어서, 상기 시스템 클럭 생성부는 동작모드가 동기실패 상태이면 알고리즘 실행주기를 양의 정수 M으로 나눈 발생주기마다 항상 시스템 클럭을 생성하는 것을 특징으로 하는 유도 조종장치
|
| 7 |
7
제2항에 있어서, 상기 시스템 클럭 생성부는 동작모드가 동기성공 상태일 때 동기구간에서 관성 데이터의 수신이 확인되지 않으면 동작모드를 동기실패 상태로 전환하는 것을 특징으로 하는 유도 조종장치
|
| 8 |
8
제2항에 있어서, 상기 시스템 클럭 생성부는 동작모드가 동기실패 상태일 때 관성 데이터의 수신이 확인되면 동작모드를 동기성공 상태로 전환하는 것을 특징으로 하는 유도 조종장치
|
| 9 |
9
관성 측정기로부터 수신주기마다 유도탄의 관성 데이터를 수신하는 단계; 상기 수신주기의 정수배에 해당하는 시간을 동기주기로 설정하는 단계; 상기 설정된 각 동기주기의 종료시간 전후에 걸쳐 상기 관성 데이터의 수신완료 시점에 대한 지티링이 반영된 동기구간을 설정하는 단계; 상기 설정된 동기구간에서 관성 데이터가 수신되는지 확인하여 관성 데이터의 수신완료 시점을 현재의 관성 데이터에 대한 동기시점을 결정하는 단계; 및 상기 결정된 동기시점에서 관성 데이터와 동기된 시스템 클럭을 발생하는 단계;를 포함하는 것을 특징으로 하는 유도 조종장치의 시스템 클럭 생성 방법
|
| 10 |
10
제9항에 있어서, 상기 시스템 클럭을 발생하는 단계는 상기 결정된 동기시점부터 소정 지연시간 후에 첫 번째 시스템 클럭을 발생하고, 두 번째 시스템 클럭부터는 고정 주기로 시스템 클럭을 발생하는 것을 특징으로 하는 유도 조종장치의 시스템 클럭 생성 방법
|
| 11 |
11
제9항에 있어서, 상기 동기구간은 동기주기의 종료시간(T)의 전후시간을 포함하는 와 로 구성되며, 관성 데이터의 수신완료 시점이 최대 만큼 지터링한다면 상기 와 의 최소값을 로 설정되는 것을 특징으로 하는 유도 조종장치의 시스템 클럭 생성 방법
|
| 12 |
12
제10항에 있어서, 상기 소정 지연시간은 수신되어 FPGA(Field Programmable Gate Array)에 저장된 관성 데이터를 항법 알고리즘과 유도조종 알고리즘의 실행을 위하여 마이크로프로세서가 읽어가는 데 걸리는 시간으로 설정되고, 상기 고정 주기는 마이크로프로세서의 알고리즘 실행주기를 양의 정수로 나눈 시간으로 설정되는 것을 특징으로 하는 유도 조종장치의 시스템 클럭 생성 방법
|
| 13 |
13
제9항에 있어서, 상기 관성 데이터가 비주기적으로 수신되거나 또는 상기 동기구간에서 관성 데이터가 미수신되면 관성 데이터와 동기되지 않은 시스템 클럭을 고정 주기로 발생하는 단계;를 더 포함하며, 상기 고정 주기는 마이크로프로세서의 알고리즘 실행주기를 양의 정수로 나눈 시간으로 설정되는 것을 특징으로 하는 유도 조종장치의 시스템 클럭 생성 방법
|
