| 1 |
1
제 1 전극; 상기 제 1 전극의 하단에 배치된 제 2 전극;상기 제 1 전극과 제 2 전극 사이에 배치된 제 1 부도체 박막;상기 제 1 부도체 박막과 상기 제 2 전극 사이에 배치된 제 2 부도체 박막; 및상기 제 1 부도체 박막과 제 2 부도체 박막 사이에 배치된 반도체 박막; 을 포함하되,상기 제 1 부도체 박막과 상기 제 2 부도체 박막은 종류 및 두께가 서로 상이하고,상기 제 1 전극과 제 2 전극 간에 제 1 전압이 인가되는 경우, 상기 종류 및 두께가 서로 상이한 제 1 부도체 박막과 상기 제 2 부도체 박막으로 인해, 상기 제 1 부도체 박막과 상기 제 2 부도체 박막에 서로 다른 크기의 전압이 걸리고, 상기 서로 다른 크기의 전압 간의 전압차에 따라 상기 제 1 부도체 박막과 상기 제 2 부도체 박막 중 적어도 하나를 통해 전하가 상기 반도체 박막으로 이동하며,상기 반도체 박막으로 이동한 전하로 인해 상기 제 1 전극과 상기 제 2 전극 사이의 저항이 변화되고,상기 반도체 박막으로 이동된 전하는 상기 제 1 부도체 박막과 상기 제 2 부도체 박막의 부도체 성질로 인해 상기 반도체 박막을 탈출하지 못하며,상기 제 1 전극과 제 2 전극 간에 상기 제 1 전압과 다른 제 2 전압이 인가되는 경우, 상기 제 1 부도체 박막과 제 2 부도체 박막에 전압차가 추가적으로 변화되고,상기 추가적으로 변화된 전압차를 이용하여, 상기 반도체 박막 내에 갇힌 전하가 상기 반도체 박막을 탈출하며,상기 제 1 전극과 제 2 전극 사이의 저항이 추가적으로 변화되는 것을 특징으로 하는 비휘발성 메모리
|
| 2 |
2
제 1항에 있어서,상기 제 1 부도체 박막과 제 2 부도체 박막은 금속 산화물로 구현되고,상기 금속 산화물은 Si-산화물 및 Al-산화물 중 적어도 하나를 포함하는 것을 특징으로 하는 비휘발성 메모리
|
| 3 |
3
제 1항에 있어서,상기 반도체 박막은 실리콘(silicon), 게르마늄(germanium) 및 SiN(실리콘나이트라이드) 중 적어도 하나로 구현되는 것을 특징으로 하는 비휘발성 메모리
|
| 4 |
4
제 3항에 있어서,상기 반도체 박막은 나노 단위의 나노 스케일 반도체 박막인 것을 특징으로 하는 비휘발성 메모리
|
| 5 |
5
삭제
|
| 6 |
6
제 1항에 있어서,상기 제 1 전압이 인가되어 상기 전하가 상기 반도체 박막에 갇힌 상태가 상기 비휘발성 메모리의 디지털 상 온(ON) 상태가 되고, 상기 제 2 전압이 인가되어 상기 전하가 상기 반도체 박막을 탈출하는 상태가 상기 비휘발성 메모리의 디지털 상 오프(OFF) 상태가 되는 것을 특징으로 하는 비휘발성 메모리
|
| 7 |
7
제 1항에 있어서,상기 전하는 터널링(tunneling) 현상을 통해 반도체 박막으로 들어가거나 탈출하는 것을 특징으로 하는 비휘발성 메모리
|
| 8 |
8
제 1 전극; 상기 제 1 전극의 하단에 배치된 제 2 전극; 상기 제 1 전극과 제 2 전극 사이에 배치된 제 1 부도체 박막; 상기 제 1 부도체 박막과 상기 제 2 전극 사이에 배치된 제 2 부도체 박막; 및 상기 제 1 부도체 박막과 제 2 부도체 박막 사이에 배치된 반도체 박막;을 포함하는 비휘발성 메모리의 제어 방법에 있어서,상기 제 1 부도체 박막과 상기 제 2 부도체 박막은 종류 및 두께가 서로 상이하고,상기 제 1 전극과 제 2 전극 간에 제 1 전압이 인가되는 단계;상기 종류 및 두께가 서로 상이한 제 1 부도체 박막과 상기 제 2 부도체 박막으로 인해, 상기 제 1 부도체 박막과 상기 제 2 부도체 박막에 서로 다른 크기의 전압이 걸리는 단계;상기 서로 다른 크기의 전압 간의 전압차에 따라 상기 제 1 부도체 박막과 상기 제 2 부도체 박막 중 적어도 하나를 통해 전하가 상기 반도체 박막으로 이동하는 단계;상기 반도체 박막으로 이동한 전하로 인해 상기 제 1 전극과 상기 제 2 전극 사이의 저항이 변화되는 단계;상기 반도체 박막으로 이동된 전하는 상기 제 1 부도체 박막과 상기 제 2 부도체 박막의 부도체 성질로 인해 상기 반도체 박막을 탈출하지 못하는 단계;상기 제 1 전극과 제 2 전극 간에 상기 제 1 전압과 다른 제 2 전압이 인가되는 단계;상기 제 1 부도체 박막과 제 2 부도체 박막에 전압차가 추가적으로 변화되는 단계;상기 추가적으로 변화된 전압차를 이용하여, 상기 반도체 박막 내에 갇힌 전하가 상기 반도체 박막을 탈출하는 단계; 및상기 제 1 전극과 제 2 전극 사이의 저항이 추가적으로 변화되는 단계;를 포함하는 것을 특징으로 하는 비휘발성 메모리의 제어방법
|
| 9 |
9
제 8항에 있어서,상기 제 1 부도체 박막과 제 2 부도체 박막은 금속 산화물로 구현되고,상기 금속 산화물은 Si-산화물 및 Al-산화물 중 적어도 하나를 포함하는 것을 특징으로 하는 비휘발성 메모리의 제어방법
|
| 10 |
10
제 8항에 있어서,상기 반도체 박막은 실리콘(silicon), 게르마늄(germanium) 및 SiN(실리콘나이트라이드) 중 적어도 하나로 구현되는 것을 특징으로 하는 비휘발성 메모리의 제어방법
|
| 11 |
11
제 10항에 있어서,상기 반도체 박막은 나노 단위의 나노 스케일 반도체 박막인 것을 특징으로 하는 비휘발성 메모리의 제어방법
|
| 12 |
12
삭제
|
| 13 |
13
제 8항에 있어서,상기 제 1 전압이 인가되어 상기 전하가 상기 반도체 박막에 갇힌 상태가 상기 비휘발성 메모리의 디지털 상 온(ON) 상태가 되고, 상기 제 2 전압이 인가되어 상기 전하가 상기 반도체 박막을 탈출하는 상태가 상기 비휘발성 메모리의 디지털 상 오프(OFF) 상태가 되는 것을 특징으로 하는 비휘발성 메모리의 제어방법
|
| 14 |
14
제 8항에 있어서,상기 전하는 터널링(tunneling) 현상을 통해 반도체 박막으로 들어가거나 탈출하는 것을 특징으로 하는 비휘발성 메모리의 제어방법
|
