| 1 |
1
제 1 기판 상에 제 1 에피층, 희생층, 제 2 에피층 및 제 3 에피층을 순차적으로 적층하는 것;상기 제 3 에피층, 상기 제 2 에피층 및 상기 희생층을 관통하는 트렌치를 형성하는 것;상기 제 3 에피층의 상면 상에 구조층을 형성하는 것;상기 트렌치의 내면 및 상기 구조층을 덮는 금속막을 형성하는 것;상기 트렌치를 채우고, 상기 금속막을 덮는 제 2 기판을 형성하는 것; 및상기 제 1 에피층으로부터 상기 제 2 에피층, 상기 제 3 에피층 및 상기 구조층을 분리하는 것을 포함하는 반도체 소자의 제조 방법
|
| 2 |
2
제 1 항에 있어서,상기 제 2 에피층, 상기 제 3 에피층 및 상기 구조층을 분리하는 것은:상기 희생층에 스트레스를 제공하는 것; 및상기 제 2 에피층을 상기 제 1 에피층으로부터 분리하는 것을 포함하되,상기 스트레스에 의해 상기 금속막과 접하는 상기 희생층의 일단에서 균열 전파가 개시되고,상기 균열은 상기 희생층을 따라 진행되는 반도체 소자의 제조 방법
|
| 3 |
3
제 1 항에 있어서,상기 트렌치는 복수로 제공되되,상기 트렌치들에 의해 소자부들이 정의되고,상기 소자부들 각각은 상기 제 2 에피층의 일부, 상기 제 3 에피층의 일부 및 상기 구조층의 일부를 포함하는 반도체 소자의 제조 방법
|
| 4 |
4
제 3 항에 있어서,상기 제 2 에피층, 상기 제 3 에피층 및 상기 구조층의 분리공정 시,상기 소자부들 중 어느 일부만 분리되는 반도체 소자의 제조 방법
|
| 5 |
5
제 1 항에 있어서,상기 희생층은 상기 제 1 에피층 및 상기 제 2 에피층과 다른 격자 상수를 갖되,상기 희생층은 상기 제 1 에피층 및 상기 제 2 에피층과의 계면들에서 상기 제 1 에피층 및 상기 제 2 에피층과 격자 정합(lattice matching)을 갖는 반도체 소자의 제조 방법
|
| 6 |
6
제 5 항에 있어서,상기 희생층은 In0
|
| 7 |
7
제 1 항에 있어서,상기 트렌치의 바닥면은 그의 상단보다 넓은 폭을 갖는 반도체 소자의 제조 방법
|
| 8 |
8
제 7 항에 있어서,상기 트렌치는 상기 제 3 에피층으로부터 상기 희생층으로 갈수록 그의 폭이 증가하는 반도체 소자의 제조 방법
|
| 9 |
9
제 1 항에 있어서,상기 금속막은 상기 트렌치의 측벽 및 바닥면을 덮고,상기 제 2 기판은 상기 트렌치의 상기 측벽 및 상기 바닥면과 이격되는 반도체 소자의 제조 방법
|
| 10 |
10
제 1 반도체층;상기 제 1 반도체층 상에 배치되는 제 2 반도체층;상기 제 2 반도체층 상에 배치되는 구조층;상기 제 1 반도체층의 측면, 상기 제 2 반도체층의 측면 및 상기 구조층의 상면을 덮는 금속막; 및상기 금속막을 덮는 유연 기판을 포함하되,상기 제 1 반도체층의 폭은 상기 제 2 반도체층의 폭보다 작고,상기 제 2 반도체층의 폭은 상기 구조층의 폭보다 작은 반도체 소자
|
| 11 |
11
삭제
|
| 12 |
12
제 10 항에 있어서,상기 제 1 반도체층, 상기 제 2 반도체층 및 상기 구조층의 측면들은,상기 구조층으로부터 상기 제 1 반도체층의 방향으로 테이퍼진(tapered) 형상을 갖는 반도체 소자
|
| 13 |
13
제 10 항에 있어서,상기 구조층은:상기 제 2 반도체층의 상면 상에 배치되는 소스/드레인 전극들;상기 제 2 반도체층 상에 배치되되, 상기 소스/ 드레인 전극들과 이격되어 배치되는 게이트 전극; 및상기 소스/드레인 전극들 및 상기 게이트 전극을 덮는 보호층을 포함하는 반도체 소자
|
