| 1 |
1
입력 단자와 출력 단자를 포함하는 트랜지스터;상기 입력 단자로 입력되는 입력 신호에 대한 입력 정합을 수행하는 정합 회로; 및상기 입력 단자와 상기 출력 단자 사이에 연결되어 상기 출력 단자로부터 출력되는 출력 신호를 피드백하기 위한 피드백 회로를 포함하는 광대역 증폭기
|
| 2 |
2
제1항에 있어서,상기 트랜지스터가 FET인 경우, 상기 입력 단자는 게이트(gate)이고, 상기 출력 단자는 드레인(drain)인 광대역 증폭기
|
| 3 |
3
제1항에 있어서,상기 정합 회로는 제1 저항을 포함하는 광대역 증폭기
|
| 4 |
4
제3항에 있어서,상기 제1 저항의 값은 상기 광대역 증폭기의 입력 임피던스가 50옴이 되도록 결정되는 광대역 증폭기
|
| 5 |
5
제1항에 있어서,상기 피드백 회로는 인덕터(inductor)를 포함하는 광대역 증폭기
|
| 6 |
6
제5항에 있어서,상기 피드백 회로는 제2 저항 및 커패시터(capacitor)를 더 포함하고,상기 인덕터, 상기 제2 저항 및 상기 커패시터는 직렬(series)인 광대역 증폭기
|
| 7 |
7
제1항에 있어서,상기 광대역 증폭기는 갈륨비소(GaAs) MMIC(Monolithic Microwave Integrated Circuit)로 구현되는 광대역 증폭기
|
| 8 |
8
복수의 광대역 증폭기들을 포함하고,상기 복수의 광대역 증폭기들 각각은,입력 단자와 출력 단자를 포함하는 트랜지스터;상기 입력 단자로 입력되는 신호에 대한 입력 정합을 수행하는 정합 회로; 및상기 입력 단자와 출력 단자 사이에 연결되어 상기 출력 단자로부터 출력되는 신호를 피드백하기 위한 피드백 회로를 포함하는 광대역 증폭 장치
|
| 9 |
9
제7항에 있어서,상기 광대역 증폭 장치의 입력 단자로 입력되는 입력 신호에 대한 입력 정합을 수행하는 입력 이득 정합 회로를 더 포함하는 광대역 증폭 장치
|
| 10 |
10
제7항에 있어서,상기 광대역 증폭 장치의 출력 단자로 출력되는 출력 신호에 대한 출력 정합을 수행하는 출력 이득 정합 회로를 더 포함하는 광대역 증폭 장치
|
| 11 |
11
제7항에 있어서,상기 복수의 광대역 증폭기들 사이에 접속하고, 상기 복수의 광대역 증폭기들 사이의 정합을 위한 증폭기간 정합 회로를 더 포함하는 광대역 증폭 장치
|
| 12 |
12
제7항에 있어서,상기 트랜지스터가 FET인 경우, 상기 입력 단자는 게이트(gate)이고, 상기 출력 단자는 드레인(drain)인 광대역 증폭 장치
|
| 13 |
13
제7항에 있어서,상기 정합 회로는 제1 저항을 포함하는 광대역 증폭 장치
|
| 14 |
14
제13항에 있어서,상기 제1 저항의 값은 상기 광대역 증폭기의 입력 임피던스가 50옴이 되도록 결정되는 광대역 증폭 장치
|
| 15 |
15
제7항에 있어서,상기 피드백 회로는 인덕터(inductor)를 포함하는 광대역 증폭 장치
|
| 16 |
16
제15항에 있어서,상기 피드백 회로는 제2 저항 및 커패시터(capacitor)를 더 포함하고,상기 인덕터, 상기 제2 저항 및 상기 커패시터는 직렬(series)인 광대역 증폭 장치
|
