| 1 |
1
입력 전류 신호를 생성하는 검출 소자;상기 입력 전류 신호를 제 1 차 적분 기간 및 제 2 차 적분 기간으로 나누어 적분하여 제 1 차 및 제 2 차 적분 신호를 순차적으로 생성하는 적분기;상기 제 1 차 및 제 2차 적분 신호로부터 리셋 노이즈를 제거하여 각각 제 1 차 및 제 2 차 순수 적분 신호만 출력하는 CDS(Correlated Double Sampling) 회로부;상기 제 1 차 및 제 2 차 순수 적분신호를 미리 설정되는 기준 전압과 비교하는 비교기;상기 제 1 차 순수 적분 신호와 상기 기준 전압의 비교 결과를 통해 상기 입력 전류 신호의 크기를 판별하고, 상기 입력 전류 신호의 크기에 따라 상기 제 2 차 적분 기간 동안 상기 적분기의 적분 커패시터를 조절하는 적분 커패시터 조절 신호(Capacitor control signal)를 출력하는 피드백 회로부; 및상기 제 2 차 적분 기간에 상기 입력 전류 신호의 크기에 따라 적분 시간을 조절하고, 상기 제 2 차 순수 적분 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기; 를 포함하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로
|
| 2 |
2
제 1 항에 있어서,상기 적분기는, 상기 제 1 차 적분 신호를 생성하는 제 1 적분 커패시터;상기 제 1 차 적분 신호의 입력 전류 신호보다 큰 입력 전류 신호를 적분하여 상기 제 2 적분 커패시터와 함께 상기 제 2 차 적분 신호를 생성하는 제 2 적분 커패시터; 상기 적분 커패시터 조절 신호에 따라 제 2 적분 커패시터를 연결하는 커패시터 조절 스위치; 및제 1 차 적분 신호 또는 제 2 차 적분 신호를 초기화하는 리셋 스위치;를 포함하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로
|
| 3 |
3
제 1 항에 있어서,상기 비교기는, 상기 제 1 차 적분 기간에는 상기 제 1차 적분신호와 DC(Direct Current) 기준 전압을 비교하고, 상기 제 2 차 적분 기간에는 상기 제 2 차 적분 신호와 선형으로 감소 또는 증가하는 형태의 경사형 기준 전압을 비교하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로
|
| 4 |
4
제 1 항에 있어서,상기 피드백 회로부는, 상기 제 1 차 적분 신호와 상기 기준 전압의 비교 결과만 전달하는 제 1 동작 스위치; 및상기 제 1 차 적분 신호와 상기 기준 전압의 비교 결과를 저장하고, 리셋 신호가 들어올 때까지 상기 비교 결과의 값을 출력하여 커패시터 조절 신호를 생성하고, 상기 적분기의 적분 커패시터 조절 스위치에 전달하는 제 1 래치(Latch);를 포함하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로
|
| 5 |
5
제 1 항에 있어서,상기 아날로그-디지털 변환기는, 적분 시간을 디지털화하는 시간-디지털 변환기(Time-to-digital Converter)를 사용하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로
|
| 6 |
6
제 5 항에 있어서,상기 시간-디지털 변환기는, 상기 비교기의 비교 결과만 전달하는 제 2 동작 스위치;상기 제 2 차 적분 신호와 상기 기준 전압의 비교 결과를 저장하고, 쓰기 허용 신호(Write enable signal)을 출력하는 제 2 래치(Latch);메인 클럭(Main clock)을 분주하여 다중 주파수 클럭(Multi-frequency clock)을 출력하는 다중 주파수 클럭 생성기;상기 다중 주파수 클럭의 펄스(Pulse)를 카운팅하는 카운터; 및상기 쓰기 허용 신호가 on 일때, 상기 카운터의 결과 값을 실시간 저장하고, 상기 쓰기 허용 신호가 off가 되는 순간부터 마지막 저장 값을 유지하는 메모리;를 포함하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로
|
| 7 |
7
제 6 항에 있어서,상기 다중 주파수 클럭은 시간에 따라 주파수가 변화하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로
|
| 8 |
8
제 7 항에 있어서,상기 다중 주파수 클럭 생성기는,3개의 J-K 플립플랍과 AND 게이트를 이용하여 상기 메인 클럭으로부터 4가지 주파수 클럭을 생성하는 주파수 분주회로;상기 4가지 주파수 클럭을 순차적으로 선택하는 4개의 주파수 선택 스위치; 및상기 4개의 주파수 선택 스위치를 조절하기 위해 상기 카운터의 최상위 두 비트를 입력으로 하는 디코더;를 포함하는 것을 특징으로 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로
|
| 9 |
9
제 8 항에 있어서,상기 4가지 주파수는, 5MHz, 2
|
| 10 |
10
제 6항에 있어서,상기 시간-디지털 변환기의 메모리 및 카운터는 12-비트이고, 상기 제 2 래치의 출력인 커패시터 조절 신호를 MSB(Most Significant Bit)로 하여 최종 출력이 13-비트 디지털 신호인 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로
|
| 11 |
11
제 6 항에 있어서,상기 적분기, CDS 회로부, 비교기, 피드백회로 및 상기 아날로그-디지털 변환기 내의 동작 스위치, 제 2 래치, 및 메모리를 2 x 2 픽셀(pixel)로 구성된 하나의 유닛 셀 내에 포함하는 것을 특징으로 하는 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로
|
| 12 |
12
검출 소자가 입력 전류 신호를 생성하는 단계;적분기가 상기 입력 전류 신호를 1차 적분 기간 동안 제 1 차 적분 신호를 생성하는 단계;CDS(Correlated Double Sampling) 회로부가 상기 제 1차 적분 신호로부터 리셋 노이즈를 제거하여 제 1 차 순수 적분 신호만 출력하는 단계;비교기가 상기 제 1 차 순수 적분신호를 미리 설정되는 기준 전압과 비교하여, 비교 결과를 통해 입력 전류 신호의 크기를 판별하는 단계;피드백 회로부가 상기 입력 전류 신호의 크기에 따라 상기 적분기의 적분 커패시터를 조절하는 적분 커패시터 조절 신호를 생성하여 출력하는 단계;상기 적분기가 제 2 차 적분 기간 동안 제 2 차 적분 신호를 생성하는 단계;상기 CDS 회로부가 상기 제 2 차 적분 신호로부터 리셋 노이즈를 제거하여 제 2 차 순수 적분 신호만 출력하는 단계;아날로그-디지털 변환기가 상기 제 2 차 순수 적분 신호를 디지털 신호로 변환하는 단계;를 포함하는 것을 특징으로 하는 근적외선용 디지털 신호 검출 회로의 제어 방법
|
