맞춤기술찾기

이전대상기술

전력 반도체 소자(POWER SEMICONDUCTOR DEVICE)

  • 기술번호 : KST2018003618
  • 담당센터 : 부산기술혁신센터
  • 전화번호 : 051-606-6561
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 전력 반도체 소자에 관한 것으로서, n형 또는 p형 중 어느 하나의 도전형을 가지되 소정의 이온이 주입되는 종단구조를 포함하는 드리프트층과, 상기 종단구조의 전계표면을 덮도록 상기 드리프트층의 상부면 상에 배치되는 제1 패시베이션층과, 상기 제1 패시베이션의 상부면 상에 배치되는 제2 패시베이션층을 포함하며, 상기 제1 패시베이션층과 상기 제2 패시베이션층 각각의 전하량을 합한 유효 전하의 극성에 반대되는 극성의 전하가 상기 드리프트층 내부에 유도되도록 하여 공핍층을 확장시키는 것을 특징으로 한다.이에 따라, 패시베이션층의 조합, 두께 및 종류에 따라 패시베이션 전하량을 조절하여 종단구조 표면의 전계분포를 제어 가능함으로써 복잡한 종단구조를 사용하지 않고도 항복전압을 향상시킬 수 있어 공정비용을 낮출 수 있게 된다.
Int. CL H01L 29/739 (2006.01.01) H01L 29/51 (2006.01.01) H01L 21/02 (2006.01.01) H01L 29/06 (2006.01.01)
CPC H01L 29/739(2013.01) H01L 29/739(2013.01) H01L 29/739(2013.01) H01L 29/739(2013.01) H01L 29/739(2013.01)
출원번호/일자 1020160123105 (2016.09.26)
출원인 한국전기연구원
등록번호/일자
공개번호/일자 10-2018-0033757 (2018.04.04) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전기연구원 대한민국 경상남도 창원시 성산구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 강인호 대한민국 경상남도 진주시 강남로 **,
2 김상철 대한민국 경상남도 창원시 성산구
3 나문경 대한민국 경상남도 창원시 성산구
4 문정현 대한민국 경상남도 창원시 성산구
5 방욱 대한민국 경상남도 창원시 성산구
6 석오균 대한민국 경상남도 창원시 성산구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인부경 대한민국 부산광역시 연제구 법원남로**번길 **, *층 (거제동, 대한타워)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2016.09.26 수리 (Accepted) 1-1-2016-0929747-10
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
n형 또는 p형 중 어느 하나의 도전형을 가지되 소정의 이온이 주입되는 종단구조를 포함하는 드리프트층;상기 종단구조의 전계표면을 덮도록 상기 드리프트층의 상부면 상에 배치되는 제1 패시베이션층; 및상기 제1 패시베이션의 상부면 상에 배치되는 제2 패시베이션층;을 포함하며,상기 제1 패시베이션층과 상기 제2 패시베이션층 각각의 전하량을 합한 유효 전하의 극성에 반대되는 극성의 전하가 상기 드리프트층 내부에 유도되도록 하여 공핍층을 확장시키는 것을 특징으로 하는 전력 반도체 소자
2 2
제1항에 있어서,상기 제1 패시베이션층은,상기 드리프트층의 표면에 산화 처리하여 형성된 산화막(oxide film)과, 상기 형성된 산화막을 제거한 희생산화막(sacrifice oxide film)과, 상기 드리프트층의 표면에 질화 열처리하여 형성된 질화산화막(nitride oxide film) 중 어느 하나로 구성되는 것을 특징으로 하는 전력 반도체 소자
3 3
제1항에 있어서,상기 제2 패시베이션층은,폴리이미드(PI; Polyimide), 포스포 실리케이트 글래스(PSG; Phospho-Silicate-Glass) 및 유도 결합 플라즈마 산화물(ICP oxide) 중 어느 하나로 구성되는 것을 특징으로 하는 전력 반도체 소자
4 4
제1항에 있어서,상기 드리프트층이 n형 반도체인 경우, 상기 제1 패시베이션층은 상기 드리프트층의 표면에 산화 처리하여 형성된 산화막을 제거한 희생산화막(sacrifice oxide film)으로 구성되고 상기 제2 패시베이션층은 폴리이미드(PI; Polyimide)로 구성되되, 상기 유효 전하의 극성이 양전하를 가지는 것을 특징으로 하는 전력 반도체 소자
5 5
제1항에 있어서,상기 드리프트층이 p형 반도체인 경우, 상기 제1 패시베이션층은 상기 드리프트층의 표면에 질화 열처리하여 형성된 질화산화막(nitride oxide film)으로 구성되고 상기 제2 패시베이션층은 포스포 실리케이트 글래스(PSG; Phospho-Silicate-Glass)로 구성되되, 상기 유효 전하의 극성이 음전하를 가지는 것을 특징으로 하는 전력 반도체 소자
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.