| 1 |
1
기판;상기 기판의 하면 상에 상호 이격되어 제공되는 제 1 패드 및 제 2 패드;상기 기판 내에 제공되고, 상기 제 1 패드를 노출하는 제 1 관통 홀;상기 기판 내에 제공되고, 상기 제 2 패드를 노출하는 제 2 관통 홀;상기 제 1 관통 홀의 내벽 및 바닥면을 덮는 제 1 금속 막;상기 제 2 관통 홀의 내벽 및 바닥면을 덮는 제 2 금속 막, 상기 제 2 금속 막은 상기 제 1 금속막 상으로 연장되고; 및상기 제 1 금속 막 및 상기 제 2 금속 막 사이에 개재되는 유전 막을 포함하는 반도체 소자
|
| 2 |
2
제 1 항에 있어서,상기 기판은 순차적으로 적층되는 알루미늄 갈륨 나이트라이드(AlGaN) 층, 갈륨 나이트라이드(GaN) 층 및 실리콘 카바이드(SiC) 층을 포함하는 반도체 소자
|
| 3 |
3
제 1 항에 있어서,상기 제 1 금속 막은 상기 기판의 상면 상으로 연장되는 반도체 소자
|
| 4 |
4
제 1 항에 있어서,상기 제 1 금속 막은 상기 제 1 패드와 전기적으로 접속되고,상기 제 2 금속 막은 상기 제 2 패드와 전기적으로 접속되는 반도체 소자
|
| 5 |
5
제 1 항에 있어서,상기 제 1 기판과 상기 제 1 금속 막 사이에 제공되는 제 1 시드 막(seed layer); 및상기 제 1 기판과 상기 제 2 금속 막 사이에 제공되는 제 2 시드 막을 더 포함하는 반도체 소자
|
| 6 |
6
기판의 하면 상에 제 1 패드 및 제 2 패드를 형성하는 것;상기 기판의 상면을 식각하여, 상기 제 1 패드 및 상기 제 2 패드를 각각 노출하는 제 1 관통 홀 및 제 2 관통 홀을 형성하는 것;상기 제 1 관통 홀의 내벽 및 바닥면을 덮는 제 1 금속 막을 형성하는 것;상기 제 1 관통 홀 상에 상기 제 1 금속 막을 컨포멀하게(conformally) 덮는 유전 막을 형성하는 것; 및상기 제 2 관통 홀의 내벽 및 바닥면을 덮되, 상기 유전 막 상으로 연장되는 제 2 금속 막을 형성하는 것을 포함하는 반도체 소자의 제조 방법
|
| 7 |
7
제 6 항에 있어서,상기 제 1 관통 홀 내에 제 1 금속 막을 형성하는 것은:상기 기판 상에 제 1 예비 금속 막을 형성하는 것;상기 제 1 예비 금속 막 상에 제 1 마스크를 형성하는 것;상기 제 1 마스크에 의해 노출된 상기 제 1 예비 금속 막을 식각하여 상기 제 1 금속 막을 형성하는 것; 및상기 제 1 마스크를 제거하는 것을 포함하는 반도체 소자의 제조 방법
|
| 8 |
8
제 6 항에 있어서,상기 제 1 관통 홀 내에 제 1 금속 막을 형성한 후,상기 기판의 상기 상면 상으로 돌출되는 상기 제 1 금속 막을 제거하는 것을 더 포함하는 반도체 소자의 제조 방법
|
| 9 |
9
제 6 항에 있어서,상기 기판은 순차적으로 적층되는 알루미늄 갈륨 나이트라이드(AlGaN) 층, 갈륨 나이트라이드(GaN) 층 및 실리콘 카바이드(SiC) 층을 포함하는 반도체 소자의 제조 방법
|
| 10 |
10
제 6 항에 있어서,상기 제 1 관통 홀 및 상기 제 2 관통 홀을 형성하는 것은:상기 기판의 상기 상면에 마스크(mask)를 형성하는 것;상기 마스크에 의해 노출된 상기 기판의 상기 상면 상에 제 3 금속 막을 증착하는 것;상기 마스크를 제거하는 것;상기 제 3 금속 막에 노출된 상기 기판을 식각하여 상기 제 1 패드 및 상기 제 2 패드를 노출시키는 것; 및상기 제 3 금속 막을 제거하는 것을 포함하는 반도체 소자의 제조 방법
|
| 11 |
11
제 6 항에 있어서,상기 제 1 금속 막은 상기 제 1 패드와 전기적으로 접속되고,상기 제 2 금속 막은 상기 제 2 패드와 전기적으로 접속되는 반도체 소자의 제조 방법
|
| 12 |
12
제 6 항에 있어서,상기 제 1 관통 홀 내에 제 1 시드 막(seed layer)을 형성하는 것을 더 포함하되,상기 제 1 금속 막은 상기 제 1 시드 막의 상면을 시드(seed)로 이용하는 도금 공정을 통해 형성되는 반도체 소자의 제조 방법
|
| 13 |
13
제 6 항에 있어서,상기 기판의 상면 상에 제 2 시드 막(seed layer)을 형성하는 것을 더 포함하되,상기 제 2 금속 막은 상기 제 2 시드 막의 상면을 시드로 이용하는 도금 공정을 통해 형성되는 반도체 소자의 제조 방법
|
