맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

반도체 소자 및 그 제조방법(Semiconductor device and method of fabricating the same)

  • 기술번호 : KST2018004301
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 낮은 접촉저항을 고온까지 유지할 수 있는 니켈 실리사이드를 구현하기 위하여, 실리콘층 상에 이테르븀층을 형성하는 단계, 상기 이테르븀층 상에 니켈층을 형성하는 단계 및 상기 실리콘층의 일부, 상기 이테르븀층 및 상기 니켈층이 반응하도록 열처리를 하여 이테르븀(Ytterbium)을 함유하는 니켈 실리사이드층을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
Int. CL H01L 21/28 (2006.01.01) H01L 21/3205 (2006.01.01) H01L 29/66 (2006.01.01) H01L 21/02 (2006.01.01)
CPC H01L 21/28052(2013.01) H01L 21/28052(2013.01) H01L 21/28052(2013.01) H01L 21/28052(2013.01) H01L 21/28052(2013.01) H01L 21/28052(2013.01)
출원번호/일자 1020160004533 (2016.01.14)
출원인 인하대학교 산학협력단
등록번호/일자 10-1738082-0000 (2017.05.15)
공개번호/일자
공고번호/일자 (20170522) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2016.01.14)
심사청구항수 3

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 인하대학교 산학협력단 대한민국 인천광역시 미추홀구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최리노 대한민국 서울특별시 마포구
2 최재원 대한민국 인천광역시 부평구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김남식 대한민국 서울특별시 서초구 남부순환로***길 *-*, *층 (양재동, 가람빌딩)(율민국제특허법률사무소)
2 이인행 대한민국 서울특별시 서초구 남부순환로***길 *-*, *층 (양재동, 가람빌딩)(율민국제특허법률사무소)
3 김한 대한민국 서울특별시 서초구 남부순환로***길 *-*, *층 (양재동, 가람빌딩)(율민국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 인하대학교 산학협력단 인천광역시 미추홀구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2016.01.14 수리 (Accepted) 1-1-2016-0040443-95
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2016.09.05 수리 (Accepted) 4-1-2016-5127132-49
3 선행기술조사의뢰서
Request for Prior Art Search		 2016.10.11 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2016.10.27 발송처리완료 (Completion of Transmission) 9-6-2016-0139962-82
5 의견제출통지서
Notification of reason for refusal		 2016.11.01 발송처리완료 (Completion of Transmission) 9-5-2016-0791468-86
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2016.12.26 수리 (Accepted) 1-1-2016-1276227-86
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2016.12.26 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2016-1276226-30
8 등록결정서
Decision to grant		 2017.05.04 발송처리완료 (Completion of Transmission) 9-5-2017-0320398-09
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2018.03.02 수리 (Accepted) 4-1-2018-5036549-31
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2018.12.27 수리 (Accepted) 4-1-2018-5266647-91
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
N 타입 실리콘층 상에 이테르븀층을 형성하는 제 1 단계;상기 이테르븀층 상에 니켈층을 형성하는 제 2 단계; 및상기 실리콘층의 일부, 상기 이테르븀층 및 상기 니켈층이 반응하도록 열처리를 하여 이테르븀(Ytterbium)을 함유하는 니켈 실리사이드층을 형성하는 제 3 단계;를 포함하되,상기 제 3 단계는 상기 N 타입 실리콘층과의 접촉 저항을 줄이면서 상기 니켈 실리사이드층의 응집을 방지하기 위하여 단결정 형태의 이테르븀 실리사이드를 형성하는 단계를 포함하는, 반도체 소자의 제조방법
2 2
제 1 항에 있어서,상기 니켈 실리사이드층의 열적 안정성과 이테르븀의 산화를 방지하기 위하여, 상기 니켈층 상에 탄탈륨 또는 텅스텐을 포함하는 캐핑막(capping layer)을 형성하는 단계;를 더 포함하는, 반도체 소자의 제조방법
3 3
N 타입 실리콘층; 및상기 N 타입 실리콘층 상에 형성되는 이테르븀(Ytterbium)을 함유하는 니켈 실리사이드층;을 포함하되, 상기 니켈 실리사이드층은 상기 N 타입 실리콘층과의 접촉 저항을 줄이면서 상기 니켈 실리사이드층의 응집을 방지하기 위하여 단결정 형태의 이테르븀 실리사이드를 포함하는, 반도체 소자
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 인하대학교 산학협력단 전자정보디바이스산업원천기술개발사업(반도체공정장비) 시퀀셜 소자 적층을 위한 초저온 전공정 집적 기술 개발(1차년도)