맞춤기술찾기

이전대상기술

딜레이 체인과 대칭 MUX를 이용한 플립­플롭 성능 테스트 방법 및 장치(Method and Apparatus for Flip-Flop Characteristic Test using Delay-Chain and Symmetry MUX)

  • 기술번호 : KST2018004373
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 딜레이 체인과 대칭 MUX를 이용한 플립-플롭 성능 테스트 방법 및 장치가 제시된다. 본 발명에서 딜레이 체인과 대칭 MUX를 이용한 플립-플롭 성능 테스트 장치는딜레이 체인을 기반으로 측정할 플립플롭의 셋업 타임의 최대 양과 홀드 타임의 최대 양을 포함하도록 하고, 딜레이 스텝들의 딜레이 타임의 양을 생성하는 딜레이 타임 발생부, 상기 딜레이 체인 내의 포트를 선택한 신호들의 타이밍이 왜곡되지 않도록 페어 형태를 갖고, 구조와 배치가 대칭인 MUX들을 포함하는 딜레이 타임 선택부, 상기 딜레이 타임 선택부의 신호 경로에서 셀 스테이지 비를 변화시킴으로써 최소 딜레이 증가 스텝을 미세화하는 딜레이 스텝 미세화부, 상기 딜레이 스텝 미세화부 출력을 입력 받아 데이터 입력 포트에 초기값을 인가하여 저장 값을 초기화하는 초기화 리셋부를 포함한다.
Int. CL G01R 31/317 (2006.01.01) G01R 31/3183 (2006.01.01) G01R 31/3185 (2006.01.01) G01R 31/28 (2006.01.01)
CPC G01R 31/31725(2013.01) G01R 31/31725(2013.01) G01R 31/31725(2013.01) G01R 31/31725(2013.01) G01R 31/31725(2013.01)
출원번호/일자 1020150166969 (2015.11.27)
출원인 인하대학교 산학협력단
등록번호/일자 10-1653508-0000 (2016.08.26)
공개번호/일자
공고번호/일자 (20160901) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2015.11.27)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 인하대학교 산학협력단 대한민국 인천광역시 미추홀구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이한호 대한민국 인천광역시 연수구
2 정건옥 대한민국 경기도 용인시 기흥구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 양성보 대한민국 서울특별시 강남구 선릉로***길 ** (논현동) 삼성빌딩 *층(피앤티특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 인하대학교 산학협력단 대한민국 인천광역시 미추홀구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2015.11.27 수리 (Accepted) 1-1-2015-1158975-39
2 [우선심사신청]심사청구(우선심사신청)서
[Request for Preferential Examination] Request for Examination (Request for Preferential Examination)
2016.04.26 수리 (Accepted) 1-1-2016-0399921-26
3 [우선심사신청]선행기술조사의뢰서
[Request for Preferential Examination] Request for Prior Art Search
2016.05.02 수리 (Accepted) 9-1-9999-9999999-89
4 [우선심사신청]선행기술조사보고서
[Request for Preferential Examination] Report of Prior Art Search
2016.05.04 수리 (Accepted) 9-1-2016-0019559-42
5 의견제출통지서
Notification of reason for refusal
2016.07.26 발송처리완료 (Completion of Transmission) 9-5-2016-0538199-86
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2016.08.02 수리 (Accepted) 1-1-2016-0751491-53
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2016.08.02 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2016-0751492-09
8 등록결정서
Decision to grant
2016.08.24 발송처리완료 (Completion of Transmission) 9-5-2016-0610527-37
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2016.09.05 수리 (Accepted) 4-1-2016-5127132-49
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.03.02 수리 (Accepted) 4-1-2018-5036549-31
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.12.27 수리 (Accepted) 4-1-2018-5266647-91
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
플립-플롭(Flip-Flop) 성능 테스트 장치에 있어서, 딜레이 체인을 기반으로 측정할 플립플롭의 셋업 타임의 최대 양과 홀드 타임의 최대 양을 포함하도록 하고, 딜레이 스텝들의 딜레이 타임의 양을 생성하는 딜레이 타임 발생부;상기 딜레이 타임 발생부로부터 획득한 신호들 중 어떤 신호를 데이터 신호로 이용할 것인지 및 어떤 신호를 클록 신호로 이용할 것인지를 MUX들을 이용하여 선택하고, 상기 딜레이 체인 내의 포트를 선택한 신호들의 타이밍이 왜곡되지 않도록 페어 형태를 갖고, 구조와 배치가 대칭인 MUX들을 포함하는 딜레이 타임 선택부 ­ 상기 MUX들은 프로세스 변화에 따른 딜레이 변화의 영향을 줄이고, 프로세스 변화가 발생하더라도 신호 경로 간 딜레이 미스매치가 발생하지 않도록 하고, MUX들의 동작 시에 발생하는 딜레이 변화 및 MUX와 MUX 간의 딜레이 변화가 신호 경로 간에 유지되도록 하기 위해 배치 간격 및 구조가 대칭으로 레이아웃 됨 ­;상기 딜레이 타임 선택부의 신호 경로에서 셀 스테이지 비를 변화시킴으로써 최소 딜레이 증가 스텝을 미세화하는 딜레이 스텝 미세화부; 및상기 딜레이 스텝 미세화부 출력을 입력 받아 데이터 입력 포트에 초기값을 인가하여 저장 값을 초기화하는 초기화 리셋부를 포함하는 플립-플롭 성능 테스트 장치
2 2
제1항에 있어서,상기 딜레이 타임 선택부는,딜레이 타임들의 선택을 위한 MUX들을 기반으로 하고, 데이터 신호 경로 및 클락 신호 경로에 이용되고, 상기 데이터 신호 경로 및 상기 클락 신호 경로에 상응하는 MUX들이 페어 형태로 배치되고, MUX들의 구조 및 커넥트 라인의 길이가 같도록 배치되는 플립-플롭 성능 테스트 장치
3 3
제1항에 있어서,상기 딜레이 타임 선택부는,딜레이 타임들의 선택을 위한 MUX들을 기반으로 하고, 데이터 신호 경로 및 클락 신호 경로에 이용되고, 상기 데이터 신호 경로 및 상기 클락 신호 경로에 상응하는 MUX들이 페어 형태로 배치되고, MUX들의 구조 및 커넥트 라인의 길이가 다를 경우, 로드를 조절하여 딜레이 타임을 매칭하는 플립-플롭 성능 테스트 장치
4 4
제1항에 있어서,상기 딜레이 스텝 미세화부는,딜레이 타임 스텝을 미세화 하기 위해 딜레이 타임 신호 경로 내에 삽입되고, 패스트 경로 및 슬로우 경로로 구성되고, 상기 패스트 경로 및 상기 슬로우 경로는 딜레이 스탭의 절반이 되도록 조절하는플립-플롭 성능 테스트 장치
5 5
제1항에 있어서,상기 초기화 리셋부는,딜레이 타임 스텝이 균일하도록 딜레이 셀들이 라인 또는 써클 형태의 대칭 구조로 배치되는플립-플롭 성능 테스트 장치
6 6
플립-플롭(Flip-Flop) 성능 테스트 방법에 있어서, 딜레이 타임 발생부가 딜레이 체인을 기반으로 측정할 플립플롭의 셋업 타임의 최대 양과 홀드 타임의 최대 양을 포함하도록 하고, 딜레이 스텝들의 딜레이 타임의 양을 생성하는 단계;상기 딜레이 타임 발생부로부터 획득한 신호들 중 어떤 신호를 데이터 신호로 이용할 것인지 및 어떤 신호를 클록 신호로 이용할 것인지를 선택하고, 페어 형태를 갖고, 구조와 배치가 대칭인 MUX들을 포함하는 딜레이 타임 선택부가 상기 딜레이 체인 내의 포트를 선택한 신호들의 타이밍이 왜곡되지 않도록 딜레이 타임을 선택하는 단계 ­ 상기 MUX들은 프로세스 변화에 따른 딜레이 변화의 영향을 줄이고, 프로세스 변화가 발생하더라도 신호 경로 간 딜레이 미스매치가 발생하지 않도록 하고, MUX들의 동작 시에 발생하는 딜레이 변화 및 MUX와 MUX 간의 딜레이 변화가 신호 경로 간에 유지되도록 하기 위해 배치 간격 및 구조가 대칭으로 레이아웃 됨 ­;딜레이 스텝 미세화부가 상기 딜레이 타임 선택부의 신호 경로에서 셀 스테이지 비를 변화시킴으로써 최소 딜레이 증가 스텝을 미세화하는 단계; 및초기화 리셋부가 상기 딜레이 스텝 미세화부 출력을 입력 받아 데이터 입력 포트에 초기값을 인가하여 저장 값을 초기화하는 단계를 포함하는 플립-플롭 성능 테스트 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 인하대학교 산학협력단 대학ICT연구센터육성 지원사업 스마트한 주파수 이용을 위한 스펙트럼 및 전파기술