1 |
1
CAT 양자 상태에 대해 하다마드 변환들을 수행하는 하다마드 게이팅 회로;제 1 및 제 2 양자 오류 정정 부호들에 의해 각각 인코딩 된 제 1 및 제 2 논리 큐빗들과 상기 하다마드 게이팅 회로의 변환 결과들에 대해 CNOT (Controlled-NOT) 연산들을 수행하는 CNOT 게이팅 회로;상기 CNOT 게이팅 회로의 연산 결과를 측정하는 측정 회로; 그리고상기 측정 회로의 측정 결과에 기초하여 상기 제 2 논리 큐빗의 비트를 변환시키는 논리 비트 변환기를 포함하는 양자 회로
|
2 |
2
제 1 항에 있어서,상기 CAT 양자 상태의 길이는 상기 제 1 논리 큐빗의 길이와 상기 제 2 논리 큐빗의 길이의 합과 동일한 양자 회로
|
3 |
3
제 1 항에 있어서,상기 CNOT 게이팅 회로는, 상기 제 1 논리 큐빗과, 상기 CAT 양자 상태 중 상기 제 1 논리 큐빗에 대응하는 양자 상태에 대해 CNOT 연산들을 수행하고,상기 CNOT 게이팅 회로는, 상기 제 2 논리 큐빗과, 상기 CAT 양자 상태 중 상기 제 2 논리 큐빗에 대응하는 양자 상태에 대해 CNOT 연산들을 수행하는 양자 회로
|
4 |
4
제 1 항에 있어서,상기 제 1 및 제 2 논리 큐빗들은 양자 상태로 인코딩된 양자 회로
|
5 |
5
제 1 항에 있어서,상기 논리 비트 변환기는 파울리 X 행렬 또는 파울리 X 행렬들의 조합으로 구성되어 상기 제 2 논리 큐빗의 비트를 반전시키는 양자 회로
|
6 |
6
제 5 항에 있어서,상기 측정 회로는 상기 CNOT 게이팅 회로의 연산 결과들에 대응하는 클래시컬 비트들을 출력하고, 상기 논리 비트 변환기는 상기 클래시컬 비트들 중 '1'의 개수가 홀수인 경우 상기 제 2 논리 큐빗의 비트를 반전시키는 양자 회로
|
7 |
7
제 6 항에 있어서,상기 클래시컬 비트들에 기초하여 상기 제 2 논리 큐빗의 비트를 반전시킬지 여부를 판단하는 패리티 검출기를 더 포함하는 양자 회로
|
8 |
8
서로 다른 양자 오류 정정 부호들에 의해 인코딩된 논리적 벨 양자 상태를 구현하도록 구성되는 양자 회로의 동작 방법에 있어서:CAT 양자 상태에 대해 하다마드 변환을 수행하는 단계;제 1 및 제 2 양자 오류 정정 부호들에 의해 각각 인코딩 된 제 1 및 제 2 논리 큐빗들과 상기 하다마드 변환 결과에 대해 CNOT (Controlled-NOT) 연산을 수행하는 단계;상기 CNOT 연산 결과를 측정하는 단계; 그리고상기 측정 결과에 기초하여, 상기 제 2 논리 큐빗의 비트를 변환시키는 단계를 포함하는 방법
|
9 |
9
제 8 항에 있어서,상기 논리 비트를 변환시키는 단계는 파울리 X 행렬 또는 파울리 X 행렬들의 조합을 이용하여 상기 제 2 논리 큐빗의 비트를 반전시키는 단계를 포함하는 방법
|
10 |
10
제 8 항에 있어서,상기 측정하는 단계는 상기 연산 결과를 측정하여 클래시컬 비트들을 출력하는 단계를 포함하고,상기 클래시컬 비트들 중 '1'의 개수가 홀수인 경우 상기 제 2 논리 큐빗의 비트가 반전되는 방법
|
11 |
11
각각이, CAT 양자 상태에 대해 하다마드 변환들을 수행하는 하다마드 게이팅 회로, 제 1 및 제 2 양자 오류 정정 부호들에 의해 각각 인코딩 된 제 1 및 제 2 논리 큐빗들과 상기 하다마드 게이팅 회로의 변환 결과들에 대해 CNOT (Controlled-NOT) 연산들을 수행하는 CNOT 게이팅 회로, 그리고 상기 CNOT 게이팅 회로의 연산 결과를 측정하는 측정 회로를 포함하는, 제 1 내지 제 3 양자 회로들;각각의 양자 회로의 상기 측정 회로의 측정 결과를 수신하여 타깃 양자 상태를 선택하는 선택 회로; 그리고상기 선택 회로의 선택 결과에 기초하여 상기 제 3 양자 회로로부터 출력되는 상기 제 2 논리 큐빗의 비트를 변환시키는 논리 비트 변환기를 포함하는 양자 회로
|
12 |
12
제 11 항에 있어서,상기 각각의 양자 회로의 상기 CNOT 게이팅 회로는, 상기 제 1 논리 큐빗과, 상기 CAT 양자 상태 중 상기 제 1 논리 큐빗에 대응하는 양자 상태에 대해 CNOT 연산들을 수행하고,상기 각각의 양자 회로의 상기 CNOT 게이팅 회로는, 상기 제 2 논리 큐빗과, 상기 CAT 양자 상태 중 상기 제 2 논리 큐빗에 대응하는 양자 상태에 대해 CNOT 연산들을 수행하는 양자 회로
|
13 |
13
제 11 항에 있어서,상기 선택 회로는 다수결의 원칙(majority voting)에 따라 상기 타깃 양자 상태를 선택하는 양자 회로
|
14 |
14
제 11 항에 있어서,상기 각각의 양자 회로로부터 출력되는 상기 제 1 및 제 2 양자 오류 정정 부호들에 대해 양자 오류 정정 동작을 실행하는 복수의 양자 오류 정정 회로들을 더 포함하는 양자 회로
|
15 |
15
제 11 항에 있어서,상기 각각의 양자 회로로 입력되는 상기 제 1 및 제 2 논리 큐빗들은 양자 상태로 인코딩 된 양자 회로
|
16 |
16
제 11 항에 있어서,상기 비트 변환기는 파울리 X 행렬 또는 파울리 X 행렬드의 조합을 이용하여 상기 제 3 양자 회로로부터 출력되는 상기 제 2 논리 큐빗의 비트를 반전시키는 양자 회로
|