| 1 |
1
프리 차지 신호를 제공받고, 게이트 구동 신호를 제공하는 게이트 구동회로로, 상기 게이트 구동회로는:일 단에 클록 신호가 제공되고, 타 단에 제1 기준 전위가 제공되며, 상기 프리 차지 신호로 프리 차지된 제1 입력 노드가 상기 클록 신호로 부트스트랩(bootstrap)되어 출력 노드로 상기 게이트 구동 신호를 제공하는 출력부;일 단에 상기 클록 신호가 제공되고, 타 단에 제2 기준 전위가 제공되며, 상기 제1 입력 노드로 제공된 상기 프리 차지 신호가 상기 클록 신호로 부트스트랩(bootstrap)되어 형성된 부트스트랩 신호를 제공하는 부트스트랩 신호 제공부;상기 프리 차지 신호로 프리 차지되고, 상기 부트스트랩 신호를 제공받아 승압되어 상기 제1 입력 노드의 전압 강하를 억제하는 방전 억제부;상기 제1 입력 노드와 상보적 레벨로 유지되는 제2 입력 노드; 및상기 제1 입력 노드에 형성되는 리플을 제거하는 리플 제거 트랜지스터를 포함하고,상기 방전 억제부는, 일 전극과 타 전극을 갖는 펌프 업 커패시터;상기 프리 차지 신호를 상기 펌프 업 커패시터에 제공하는 프리 차지 경로; 및상기 펌프 업 커패시터가 방전하는 경로를 형성하는 방전 경로를 포함하며,상기 프리 차지 경로 및 상기 방전 경로는 상기 펌프 업 커패시터의 상기 일 전극에 전기적으로 연결되고, 상기 부트스트랩 신호는 상기 타 전극을 통해 상기 펌프 업 커패시터에 제공되고,상기 리플 제거 트랜지스터는 일 단이 상기 제1 입력 노드에 연결되고, 타 단이 상기 방전 억제부의 상기 프리 차지 경로, 상기 방전 경로 및 상기 펌프 업 커패시터에 전기적으로 연결되고, 게이트 전극은 상기 제2 입력 노드에 연결되는, 게이트 구동 회로
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 프리 차지 경로는 다이오드, 다이오드 결선된 트랜지스터로 이루어진 그룹에서 선택된 어느 하나 이상을 포함하는 게이트 구동 회로
|
| 4 |
4
제1항에 있어서, 상기 프리 차지 경로는 프리 차지 트랜지스터를 포함하며, 상기 프리 차지 트랜지스터는 프리 차지 신호가 제공되는 드레인 전극과 상기 펌프 업 커패시터의 상기 일 전극과 연결된 소스 전극 및 스타트 신호가 제공되는 게이트 전극을 포함하는 게이트 구동 회로
|
| 5 |
5
제1항에 있어서, 상기 방전 경로는 플러시(flush) 트랜지스터를 포함하며, 상기 플러시(flush) 트랜지스터의 일 전극과 타 전극은 각각 상기 펌프 업 커패시터의 상기 일 전극과 상기 타 전극에 전기적으로 연결되며, 상기 플러시 트랜지스터가 턴 온되면 상기 펌프 업 커패시터에 충전된 전압은 상기 펌프 업 커패시터의 턴 온 저항에 의하여 방전되는 게이트 구동 회로
|
| 6 |
6
제1항에 있어서, 상기 출력부는, 상기 클록 신호가 일 전극으로 제공되고, 타 전극에 상기 출력 노드가 연결되며, 제어 전극이 상기 제1 입력 노드에 연결된 제1 출력 트랜지스터와, 상기 출력 노드가 일 전극에 연결되고, 상기 제1 기준 전위가 타 전극에 제공되며, 제어 전극이 상기 제2 입력 노드에 연결된 제2 출력 트랜지스터를 포함하는 게이트 구동 회로
|
| 7 |
7
제1항에 있어서, 상기 부트스트랩 신호 제공부는, 상기 클록 신호가 일 전극으로 제공되고, 타 전극에 상기 부트스트랩 신호가 출력되는 부트스트랩 신호 출력 노드가 연결되며, 제어 전극이 상기 제1 입력 노드에 연결된 제1 부트스트랩 신호 출력 트랜지스터와, 상기 부트스트랩 신호 출력 노드가 일 전극에 연결되고, 상기 제2 기준 전위가 타 전극에 제공되며, 제어 전극이 상기 제2 입력 노드에 연결된 제2 부트스트랩 신호 출력 트랜지스터를 포함하는 게이트 구동 회로
|
| 8 |
8
제1항에 있어서, 상기 게이트 구동 회로는, 상기 제1 입력 노드에 충전된 전압을 리셋하는 리셋 트랜지스터를 더 포함하는 게이트 구동 회로
|
| 9 |
9
제1항에 있어서, 상기 제1 입력 노드의 전위는 상기 방전 억제부와 함께 리셋되는 게이트 구동회로
|
| 10 |
10
제1항에 있어서, 상기 제1 기준 전위와 상기 제2 기준 전위는 모두 음의 전압값을 가지며, 상기 제2 기준 전위의 전압값은 상기 제1 기준 전위의 전압값에 비하여 더 낮은 값을 가지는 게이트 구동 회로
|
| 11 |
11
프리 차지 신호를 제공받아 출력 노드로 게이트 구동 신호를 제공하는 게이트 구동 회로를 포함하는 디스플레이 장치로, 상기 게이트 구동 회로는:일 단에 클록 신호가 제공되고, 타 단에 제1 기준 전위가 제공되며, 제1 입력 노드로 제공된 상기 프리 차지 신호가 상기 클록 신호로 부트스트랩(bootstrap)되어 상기 출력 노드로 상기 게이트 구동 신호를 제공하는 출력부;일 단에 상기 클록 신호가 제공되고, 타 단에 제2 기준 전위가 제공되며, 상기 제1 입력 노드로 제공된 상기 프리 차지 신호가 상기 클록 신호로 부트스트랩(bootstrap)되어 형성된 부트스트랩 신호를 제공하는 부트스트랩 신호 제공부;상기 프리 차지 신호로 프리 차지되고, 상기 부트스트랩 신호를 제공받아 승압되어 상기 제1 입력 노드의 전압 강하를 방지하도록 방전 억제하는 방전 억제부;상기 제1 입력 노드와 상보적 레벨로 유지되는 제2 입력 노드; 및상기 제1 입력 노드에 형성되는 리플을 제거하는 리플 제거 트랜지스터를 포함하고,상기 방전 억제부는, 일 전극과 타 전극을 갖는 펌프 업 커패시터;상기 프리 차지 신호를 상기 펌프 업 커패시터에 제공하는 프리 차지 경로; 및상기 펌프 업 커패시터가 방전하는 경로를 형성하는 방전 경로를 포함하며,상기 프리 차지 경로 및 상기 방전 경로는 상기 펌프 업 커패시터의 상기 일 전극에 전기적으로 연결되고, 상기 부트스트랩 신호는 상기 타 전극을 통해 상기 펌프 업 커패시터에 제공되고,상기 리플 제거 트랜지스터는 일 단이 상기 제1 입력 노드에 연결되고, 타 단이 상기 방전 억제부의 상기 프리 차지 경로, 상기 방전 경로 및 상기 펌프 업 커패시터에 전기적으로 연결되고, 게이트 전극은 상기 제2 입력 노드에 연결되는, 디스플레이 장치
|
| 12 |
12
삭제
|
| 13 |
13
제11항에 있어서, 상기 프리 차지 경로는 다이오드, 다이오드 결선된 트랜지스터로 이루어진 그룹에서 선택된 어느 하나 이상을 포함하는 디스플레이 장치
|
| 14 |
14
제11항에 있어서, 상기 출력부는, 상기 클록 신호가 일 전극으로 제공되고, 타 전극에 상기 출력 노드가 연결되며, 제어 전극이 상기 제1 입력 노드에 연결된 제1 출력 트랜지스터와, 상기 출력 노드가 일 전극으로 제공되고, 상기 제1 기준 전위가 타 전극에 제공되며, 제어 전극이 상기 제2 입력 노드에 연결된 제2 출력 트랜지스터를 포함하는 디스플레이 장치
|
| 15 |
15
제11항에 있어서, 상기 부트스트랩 신호 제공부는, 상기 클록 신호가 일 전극으로 제공되고, 타 전극에 상기 부트스트랩 신호가 출력되는 부트스트랩 신호 출력 노드가 연결되며, 제어 전극이 상기 제1 입력 노드에 연결된 제1 부트스트랩 신호 출력 트랜지스터와, 상기 부트스트랩 신호 출력 노드가 일 전극으로 제공되고, 상기 제2 기준 전위가 타 전극에 제공되며, 제어 전극이 상기 제2 입력 노드에 연결된 제2 부트스트랩 신호 출력 트랜지스터를 포함하는 디스플레이 장치
|
| 16 |
16
제11항에 있어서, 상기 게이트 구동 회로는, 상기 제1 입력 노드의 전위를 상기 방전 억제부를 통하여 리셋하는 리셋 트랜지스터를 더 포함하는 디스플레이 장치
|
| 17 |
17
제11항에 있어서, 상기 제1 입력 노드의 전위는 상기 방전 억제부와 함께 리셋되는 디스플레이 장치
|
| 18 |
18
제11항에 있어서, 상기 제1 기준 전위와 상기 제2 기준 전위는 모두 음의 전압값을 가지며, 상기 제2 기준 전위의 전압값은 상기 제1 기준 전위의 전압값에 비하여 더 낮은 값을 가지는 디스플레이 장치
|
