1 |
1
디스플레이 패널의 픽셀 내에 포함된 다수의 서브 픽셀에 PWM(pulse width modulation) 신호의 전류를 인가하는 디스플레이 장치에 있어서,각 서브 픽셀에 적용된 복수의 반도체 발광소자와;상기 PWM 신호의 펄스 진폭을 다르게 하여 서로 다른 복수의 펄스 진폭을 발생하고, 상기 서로 다른 복수의 펄스 진폭을 상기 복수의 반도체 발광소자에 인가하는 구동부를 포함하는 것을 특징으로 하는 디스플레이 장치
|
2 |
2
제1항에 있어서, 상기 구동부는,하나의 반도체 발광소자에 인가되는 서브필드를 복수개로 나누고, 상기 나누어진 복수의 서브필드를 상기 복수의 발광소자에 인가하는 것을 특징으로 하는 디스플레이 장치
|
3 |
3
제1항에 있어서, 상기 구동부는,하나의 반도체 발광소자에 인가되는 서브필드를 복수개로 나누고, 상기 나누어진 복수의 서브필드의 순서를 재배치하고, 상기 재배치된 복수의 서브필드를 상기 복수의 발광소자에 인가하는 것을 특징으로 하는 디스플레이 장치
|
4 |
4
디스플레이 패널의 픽셀 내에 포함된 다수의 서브 픽셀에 PWM(pulse width modulation) 신호의 전류를 인가하는 디스플레이 장치에 있어서,디스플레이 패널의 픽셀 내에 포함된 각 서브 픽셀에 적용된 반도체 발광 소자;상기 반도체 발광 소자에 연결되고, 상기 반도체 발광 소자에 전류가 흐르도록 스위칭하는 제1 스위칭부; 상기 제1 스위칭부에 연결되고, 선택신호에 따라 상기 제1 스위칭부에 기준전압을 인가하는 제2 스위칭부; 상기 제1 및 제2 스위칭부에 연결되고, 상기 제1 스위칭부에 인가된 기준전압을 데이터신호에 따라 초기화하는 제3 스위칭부; 상기 제2 및 제3 스위칭부에 연결되고, 상기 제3 스위칭부에 문턱전압에 의한 편차를 보상하기 위한 제4 스위칭부; 스캔 신호를 인가하는 스캔 라인과 데이터 신호를 인가하는 데이터 라인에 연결되고, 스캔 신호에 따라 상기 데이터신호를 인가하는 제5 스위칭부; 제4 스위칭부와 제5 스위칭부 사이에 연결되고, 제5 스위칭부를 통해 인가되는 상기 데이터신호를 소정 시간 유지하기 위한 제1 콘덴서; 제3 스위칭부, 제4 스위칭부 및 제1 콘덴서에 연결되고, 상기 제3 스위칭부에 삼각파를 인가하기 위한 제2 콘덴서를 포함하는 것을 특징으로 하는 디스플레이 장치
|
5 |
5
제4항에 있어서, 상기 제1 내지 제5 스위칭부는,제1 내지 제5 박막 트랜지스터인 것을 특징으로 하는 디스플레이 장치
|
6 |
6
제5항에 있어서, 상기 제1 박막 트랜지스터를 스위칭하여 상기 반도체 발광 소자에 전류를 인가함으로써 전력소모를 감소시키는 것을 특징으로 하는 디스플레이 장치
|
7 |
7
제4항에 있어서, 상기 제3 스위칭부에 삼각파를 인가함으로써 제3 박막 트랜지스터의 문턱전압을 보상하는 것을 특징으로 하는 디스플레이 장치
|
8 |
8
디스플레이 패널의 픽셀 내에 포함된 다수의 서브 픽셀에 PWM(pulse width modulation) 신호의 전류를 인가하는 디스플레이 장치에 있어서,디스플레이 패널의 픽셀 내에 포함된 각 서브 픽셀에 적용된 반도체 발광 소자와;스캔 신호에 따라 데이터신호를 인가하는 제1 트랜지스터; 상기 제1 트랜지스터와 상기 반도체 발광 소자에 연결되고, 제1 기준 전압에 따라 반도체발광소자에 전류가 흐르도록 스위칭하는 제2 트랜지스터; 제1 및 제2 트랜지스터에 연결되고, 상기 데이터 신호에 따라 반도체발광소자에 전류를 인가하는 제3 트랜지스터; 상기 제3 트랜지스터에 연결되고, 상기 제3 트랜지스터의 문턱전압에 의한 편차를 보상하기 위한 제4 트랜지스터; 상기 제3 및 제4 트랜지스터 사이에 연결되고, 상기 데이터신호를 소정 시간 유지하기 위한 콘덴서;상기 제3 및 제4 트랜지스터 사이에 연결되고, 제2 기준 전압에 따라 반도체발광소자에 전류가 흐르도록 스위칭하는 제5 트랜지스터; 상기 제3, 제4 및 제5 트랜지스터와 반도체 발광 소자에 연결되고, 선택신호에 따라 상기 제3, 제4 및 제5 트랜지스터와 반도체 발광 소자에 전원전압을 인가하는 제6 트랜지스터를 포함하는 것을 특징으로 하는 디스플레이 장치
|
9 |
9
제8항에 있어서, 상기 제1 트랜지스터, 제4 트랜지스터, 제5 트랜지스터를 비활성화시키고, 제2 트랜지스터와 제6 트랜지스터를 활성화시키고, 제3 트랜지스터의 드레인 및 소스 노드를 전원전압으로 역 바이어스하여 제3 트랜지스터의 문턱전압의 시프트를 억제하는 것을 특징으로 하는 디스플레이 장치
|
10 |
10
디스플레이 패널의 픽셀 내에 포함된 다수의 서브 픽셀에 PWM(pulse width modulation) 방식의 전류를 인가하는 디스플레이 패널 구동 방법에 있어서,상기 PWM 신호의 펄스 진폭을 다르게 하여 서로 다른 복수의 펄스 진폭을 발생하는 단계와;상기 서로 다른 복수의 펄스 진폭을 각 서브 픽셀에 적용된 복수의 반도체 발광소자에 인가하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 구동 방법
|
11 |
11
제10항에 있어서,하나의 반도체 발광소자에 인가되는 서브필드를 복수개로 나누고, 상기 나누어진 복수의 서브필드를 상기 복수의 발광소자에 인가하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이 장치의 구동 방법
|
12 |
12
제10항에 있어서,하나의 반도체 발광소자에 인가되는 서브필드를 복수개로 나누고, 상기 나누어진 복수의 서브필드의 순서를 재배치하고, 상기 재배치된 복수의 서브필드를 상기 복수의 발광소자에 인가하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이 장치의 구동 방법
|