| 1 |
1
기판 상에 칩들이 실장되는 칩 실장 영역들과 대응되는 상기 기판의 레이 아웃을 제공하는 것;상기 레이 아웃을 이용하여 상기 칩 실장 영역과 대응되는 제1 노출 홀들을 갖는 칩 마스크를 제공하는 것;상기 제1 노출 홀들에 의해 노출된 상기 칩 실장 영역들에 상기 칩들을 각각 삽입하는 것; 및상기 칩들이 삽입된 후에, 상기 칩 마스크를 제거하여 상기 칩들을 상기 칩 실장 영역들에 각각 실장하는 것을 포함하는 전자 소자 제조 방법
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서,상기 제1 노출 홀들 각각의 위치는 상기 칩 실장 영역들 각각의 위치와 동일한 전자 소자 제조 방법
|
| 4 |
4
제 1 항에 있어서,상기 제1 노출 홀들 각각의 크기는 상기 칩 실장 영역들의 각각 크기보다 크거나 같은 전자 소자 제조 방법
|
| 5 |
5
제 1 항에 있어서,상기 레이 아웃은 상기 칩 실장 영역들 내에 접합부들이 실장되는 접합 영역들을 더 포함하고,상기 레이 아웃을 이용하여 상기 접합 영역들과 대응되는 제2 노출 홀들을 갖는 접합 마스크를 제조하는 것; 및상기 기판 상에 상기 접합 마스크를 제공하여, 상기 제2 노출 홀들에 의해 노출된 상기 접합 영역들에 상기 접합부들을 각각 삽입하는 것을 더 포함하는 전자 소자 제조 방법
|
| 6 |
6
제 5 항에 있어서,상기 접합 마스크를 이용하여 상기 접합부들을 실장한 이후에, 상기 칩 마스크를 이용하여 상기 칩들을 실장하는 전자 소자 제조 방법
|
| 7 |
7
제 1 항에 있어서,상기 레이 아웃은 회로 배선들이 형성되는 회로 영역을 더 포함하고,상기 레이 아웃을 이용하여 상기 기판 상에 상기 회로 배선들을 형성하는 것을 더 포함하는 전자 소자 제조 방법
|
| 8 |
8
제 7 항에 있어서,상기 기판 상에 상기 회로 배선들을 형성한 이후에, 상기 칩 마스크를 이용하여 상기 칩들을 실장하는 전자 소자 제조 방법
|
| 9 |
9
제 1 항에 있어서,캐리어 기판 상에 상기 기판을 부착하는 것; 및상기 기판 상에 상기 칩들을 실장한 이후에 상기 캐리어 기판을 제거하는 것을 더 포함하는 전자 소자 제조 방법
|
| 10 |
10
제 1 항에 있어서,상기 기판은 플렉서블 기판인, 전자 소자 제조 방법
|
| 11 |
11
제 1 항에 있어서,상기 기판은 폴리이미드(polyimide) 필름을 포함하는 전자 소자 제조 방법
|
| 12 |
12
기판 상에 칩들이 실장되는 칩 실장 영역들 및 접합부들이 실장되는 접합 영역들을 나타내는 상기 기판의 레이 아웃을 제공하는 것;캐리어 기판 상에 상기 기판을 부착하는 것;상기 레이 아웃을 이용하여 상기 접합 영역들을 노출하는 접합 마스크를 제공하는 것;상기 접합 마스크에 의해 노출된 상기 접합 영역들 각각에 상기 접합부들을 실장하는 것;상기 레이 아웃을 이용하여 상기 칩 실장 영역들을 노출하는 칩 마스크를 제공하는 것;상기 칩 마스크에 의해 노출된 상기 칩 실장 영역들 각각에 칩들을 삽입하는 것; 및상기 캐리어 기판을 제거하는 것을 포함하는 전자 소자 제조 방법
|
| 13 |
13
제 12 항에 있어서,상기 칩들을 삽입한 이후에, 상기 칩 마스크를 제거하는 것을 더 포함하는 전자 소자 제조 방법
|
| 14 |
14
제 12 항에 있어서,상기 캐리어 기판과 상기 기판 사이에 탄성층을 형성하는 것; 및상기 캐리어 기판을 제거하는 것은 상기 탄성층을 제거하는 것을 더 포함하는 전자 소자 제조 방법
|
| 15 |
15
삭제
|
| 16 |
16
제 12 항에 있어서,상기 접합 마스크를 이용하여 상기 접합부들을 실장한 이후에, 상기 칩 마스크를 이용하여 상기 칩들을 실장하는 전자 소자 제조 방법
|
| 17 |
17
제 12 항에 있어서,상기 레이 아웃은 회로 배선들이 형성되는 회로 영역을 더 포함하고,상기 레이 아웃을 이용하여 상기 기판 상에 상기 회로 배선들을 형성하는 것을 더 포함하는 전자 소자 제조 방법
|
| 18 |
18
제 12 항에 있어서, 상기 기판은 플렉서블 기판인, 전자 소자 제조 방법
|
