맞춤기술찾기

이전대상기술

고주파 소자 제조 방법(METHOD OF FABRICATING HIGH FREQUENCY ELEMENT)

  • 기술번호 : KST2018005882
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 고주파 소자 제조 방법은 고저항 실리콘 기판 상에 차례로 AlGaN/AlN 전이층, 도핑되지 않은 AlGaN 버퍼층, GaN 채널층, 도핑되지 않은 AlN 층, 도핑되지 않은 AlxGa1-xN(x=20~28%) 쇼트키층, 및 도핑되지 않은 GaN 캡핑층을 증착하여 반도체 기판을 형성하는 단계; 반도체 기판의 상부의 일측을 격자모양으로 트렌치 식각한 후, 트렌치 식각을 통해 제거된 영역을 채우는 오믹전극을 형성하는 단계; 반도체 기판의 상부의 타측에 이온주입 공정을 통해 소자격리영역을 형성하는 단계; 반도체 기판 상에 차례로 LPCVD SiN 박막 및 PECVD SiN 박막을 증착하는 단계; 전자빔 리소그라피 방법으로 PECVD SiN 박막 상에 게이트 패턴과 슬릿 모양의 보조 게이트 패턴을 구비한 비대칭 게이트 포토레지스트 패턴을 형성하는 단계; 비대칭 게이트 포토레지스트 패턴을 식각마스크로 이용하여 PECVD SiN 박막과 LPCVD SiN 박막을 차례로 식각하여 PECVD SiN 패턴과 LPCVD SiN 패턴을 형성하는 단계; 비대칭 게이트 포토레지스트 패턴을 제거한 후, 광리소그라피 방법을 통해 PECVD SiN 패턴과 LPCVD SiN 패턴 상에 비대칭 게이트 전극의 T-형 헤드 포토레지스트 패턴을 형성하는 단계; 플라즈마 식각 방법을 통해 도핑되지 않은 GaN 캡핑층 및 도핑되지 않은 AlxGa1-xN(x=20~28%) 쇼트키층을 차례로 리세스하는 단계; PECVD SiN 패턴 상에 게이트 금속을 증착한 후, 비대칭 게이트 전극의 T-형 헤드 포토레지스트 패턴을 제거하여, 비대칭 T-자형 게이트 전극을 형성하는 단계; 원자층증착(atomic layer deposition, ALD) 방법을 통해 알루미늄계열의 산화막을 PECVD SiN 패턴 및 비대칭 T-자형 게이트 전극 상에 증착하는 단계를 포함한다.
Int. CL H01L 29/778 (2006.01.01) H01L 21/02 (2006.01.01) H01L 21/027 (2006.01.01) H01L 29/66 (2006.01.01) H01L 29/423 (2006.01.01) H01L 29/45 (2006.01.01) H01L 21/762 (2006.01.01)
CPC
출원번호/일자 1020170027956 (2017.03.03)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2018-0053207 (2018.05.21) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020160149856   |   2016.11.10
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.03.03)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 윤형섭 대한민국 대전시 유성구
2 민병규 대한민국 세종특별자치시
3 강동민 대한민국 대전광역시 유성구
4 김성일 대한민국 대전시 유성구
5 김해천 대한민국 대전광역시 유성구
6 안호균 대한민국 대전광역시 유성구
7 이종민 대한민국 대전시 유성구
8 김동영 대한민국 대전시 유성구
9 이상흥 대한민국 대전시 서구
10 임종원 대한민국 대전 서구
11 장우진 대한민국 대전시 서구
12 지홍구 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2017.03.03 수리 (Accepted) 1-1-2017-0218826-87
2 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2020.03.03 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-0226739-38
3 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2020.03.03 수리 (Accepted) 1-1-2020-0226740-85
4 선행기술조사의뢰서
Request for Prior Art Search
2020.10.16 수리 (Accepted) 9-1-9999-9999999-89
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
고저항 실리콘 기판 상에 차례로 AlGaN/AlN 전이층, 도핑되지 않은 AlGaN 버퍼층, GaN 채널층, 도핑되지 않은 AlN 층, 도핑되지 않은 AlxGa1-xN(x=20~28%) 쇼트키층, 및 도핑되지 않은 GaN 캡핑층을 증착하여 반도체 기판을 형성하는 단계;상기 반도체 기판의 상부의 일측을 격자모양으로 트렌치 식각한 후, 상기 트렌치 식각을 통해 제거된 영역을 채우는 오믹전극을 형성하는 단계;상기 반도체 기판의 상기 상부의 타측에 이온주입 공정을 통해 소자격리영역을 형성하는 단계;상기 반도체 기판 상에 차례로 LPCVD SiN 박막 및 PECVD SiN 박막을 증착하는 단계;전자빔 리소그라피 방법으로 상기 PECVD SiN 박막 상에 게이트 패턴과 슬릿 모양의 보조 게이트 패턴을 구비한 비대칭 게이트 포토레지스트 패턴을 형성하는 단계;상기 비대칭 게이트 포토레지스트 패턴을 식각마스크로 이용하여 상기 PECVD SiN 박막과 상기 LPCVD SiN 박막을 차례로 식각하여 PECVD SiN 패턴과 LPCVD SiN 패턴을 형성하는 단계;상기 비대칭 게이트 포토레지스트 패턴을 제거한 후, 광리소그라피 방법을 통해 상기 PECVD SiN 패턴과 LPCVD SiN 패턴 상에 비대칭 게이트 전극의 T-형 헤드 포토레지스트 패턴을 형성하는 단계;플라즈마 식각 방법을 통해 도핑되지 않은 GaN 캡핑층 및 도핑되지 않은 AlxGa1-xN(x=20~28%) 쇼트키층을 차례로 리세스하는 단계;상기 PECVD SiN 패턴 상에 게이트 금속을 증착한 후, 상기 비대칭 게이트 전극의 T-형 헤드 포토레지스트 패턴을 제거하여, 비대칭 T-자형 게이트 전극을 형성하는 단계;원자층증착(atomic layer deposition, ALD) 방법을 통해 알루미늄계열의 산화막을 상기 PECVD SiN 패턴 및 상기 비대칭 T-자형 게이트 전극 상에 증착하는 단계를 포함하는 고주파 소자 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.