맞춤기술찾기

이전대상기술

광 스위치의 제조방법 및 그의 구조(method for manufacturing optical switch and structure of the same)

  • 기술번호 : KST2018006665
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 광 스위치의 제조방법을 개시한다. 그의 방법은 기판 상에 하부 클래드 층을 형성하는 단계와, 상기 하부 클래드 층 상에 제 1 및 제 2 도파로들을 형성하는 단계와, 상기 제 1 및 제 2 도파로들 사이의 제 1 및 제 2 열전 레그들을 갖는 열전 소자를 형성하는 단계와, 상기 제 1 및 제 2 도파로들, 상기 열전 소자 그리고 상기 하부 클래드 층의 일부 상에 상부 클래드 층을 형성하는 단계를 포함한다. 상기 제 1 및 제 2 도파로들을 형성하는 단계는, 상기 하부 클래드 층 상에 실리콘 층을 형성하는 단계와 상기 실리콘 층을 식각하여 상기 제 1 및 제 2 도파로들과, 상기 제 1 및 제 2 열전 레그들의 예비 열전 레그들을 형성하는 단계를 포함할 수 있다.
Int. CL G02B 6/35 (2006.01.01) H01L 25/16 (2006.01.01) G02B 6/36 (2006.01.01) G02B 6/42 (2006.01.01)
CPC
출원번호/일자 1020170105031 (2017.08.18)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2018-0058619 (2018.06.01) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020160156758   |   2016.11.23
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.03.25)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 주지호 대한민국 세종특별자치시 나
2 곽명준 대한민국 경기 김포 운양 **
3 김경옥 대한민국 대전시 유성구
4 박재규 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2017.08.18 수리 (Accepted) 1-1-2017-0800776-33
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2020.03.25 수리 (Accepted) 1-1-2020-0311351-00
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 하부 클래드 층을 형성하는 단계;상기 하부 클래드 층 상에 제 1 및 제 2 도파로들을 형성하는 단계; 상기 제 1 및 제 2 도파로들 사이의 제 1 및 제 2 열전 레그들을 갖는 열전 소자를 형성하는 단계; 및상기 제 1 및 제 2 도파로들, 상기 열전 소자 그리고 상기 하부 클래드 층의 일부 상에 상부 클래드 층을 형성하는 단계를 포함하되,상기 제 1 및 제 2 도파로들을 형성하는 단계는:상기 하부 클래드 층 상에 실리콘 층을 형성하는 단계; 및 상기 실리콘 층을 패터닝하여 상기 제 1 및 제 2 도파로들과, 상기 제 1 및 제 2 열전 레그들의 예비 열전 레그들을 형성하는 단계를 포함하는 광 스위치의 제조방법
2 2
제 1 항에 있어서, 상기 열전 소자를 형성하는 단계는:상기 예비 열전 레그들의 제 1 부분들 내에 제 1 불순물을 주입하여 상기 제 1 열전 레그를 형성하는 단계;상기 예비 열전 레그들의 제 2 부분들 내에 상기 제 1 불순물과 다른 제 2 불순물을 주입하여 상기 제 2 열전 레그들을 형성하는 단계; 및상기 제 1 및 제 2 열전 레그들을 직렬로 연결하는 제 1 및 제 2 전극들을 형성하는 단계를 포함하는 광 스위치의 제조방법
3 3
제 2 항에 있어서, 상기 제 1 전극들은 상기 제 1 도파로와 상기 제 1 및 제 2 열전 레그들 사이에 형성되되,상기 제 2 전극들은 상기 제 2 도파로와 상기 제 1 및 제 2 열전 레그들 사이에 형성되는 광 스위치의 제조방법
4 4
제 2 항에 있어서, 상기 상부 클래드 층은 상기 제 1 및 제 2 도파로들과 상기 제 1 및 제 2 전극들 사이에 형성되는 광 스위치의 제조방법
5 5
제 1 항에 있어서,상기 제 1 및 제 2 도파로들은 제 1 방향으로 형성되되,상기 열전 레그들은 상기 제 1 방향과 교차하는 제 2 방향으로 형성되는 광 스위치의 제조방법
6 6
제 1 항에 있어서, 상기 제 1 및 제 2 도파로들은:광 결합 영역들; 및상기 광 결합 영역들 사이의 위상 시프팅 영역을 포함하되,상기 열전 소자는 상기 위상 시프팅 영역 내에 형성되는 광 스위치의 제조방법
7 7
제 1 항에 있어서,상기 하부 클래드 층 및 상기 상부 클래드 층은 실리콘 산화물을 포함하는 광 스위치의 제조방법
8 8
제 1 항에 있어서, 상기 실리콘 층은 화학기상증착방법 및 레이저결정화방법으로 형성된 결정 실리콘을 포함하는 광 스위치의 제조방법
9 9
제 1 항에 있어서,상기 실리콘 층은 단결정 실리콘, 폴리 실리콘, 아몰퍼스 실리콘, 실리콘 질화물, 또는 실리콘 산질화물을 포함하는 광 스위치의 제조방법
10 10
제 9 항에 있어서,상기 실리콘 층이 상기 단결정 실리콘을 포함할 경우, 상기 기판, 상기 하부 클래드 층 및 상기 실리콘 층은 실리콘 온 인슐레이터 기판인 광 스위치의 제조방법
11 11
기판 상의 하부 클래드 층; 상기 하부 클래드 층 상의 제 1 및 제 2 도파로들; 상기 제 1 및 제 2 도파로들 사이의 열전 소자; 및 상기 하부 클래드 층의 일부, 상기 열전 소자 그리고 상기 제 1 및 제 2 도파로들 상의 상부 클래드 층을 포함하되,상기 열전 소자는 상기 제 1 및 제 2 도파로들의 높이와 동일한 높이를 갖는 광 스위치
12 12
제 11 항에 있어서,상기 열전 소자는:제 1 열전 레그;상기 제 1 열전 레그와 평행한 제 2 열전 레그; 상기 제 1 및 제 2 열전 레그들을 직렬로 연결하고, 상기 제 1 및 제 2 열전 레그들과 상기 제 1 도파로 사이의 제 1 전극; 및상기 제 1 및 제 2 열전 레그들을 직렬로 연결하고, 상기 제 1 및 제 2 열전 레그들과 상기 제 2 도파로 사이에 배치되는 제 2 전극을 포함하는 광 스위치
13 13
제 11 항에 있어서, 상기 제 1 및 제 2 도파로들은:광 결합 영역들; 및상기 광 결합 영역들 사이의 위상 시프팅 영역을 포함하되,상기 열전 소자는 상기 위상 시프팅 영역 내에 배치되는 광 스위치
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 국가과학기술연구회 한국전자통신연구원 융합연구사업 실리콘 포토닉 3D 인터커넥트 플랫폼 기술 개발