1 |
1
에칭을 이용하여 실리콘 반도체 기판의 표면에 요철면을 형성한 후에 상기 표면 상에 레진층을 형성하는 1단계;상기 레진층 상에 전극형성틀을 가압하여 레진층을 패터닝하는 2단계;상기 패터닝된 레진층 상에 전극물질층을 형성하는 3단계; 및상기 레진층을 제거하여 전극을 형성하는 4단계;를 포함하며,상기 2단계는 금형에 전극패턴에 대응되는 요철패턴을 구비한 상기 전극형성틀을 가압하여 전극형성부위의 레진물질을 제거하고, 여기서 상기 요철패턴의 깊이는 상기 레진층의 두께 이하로 형성되고 상기 전극형성부위의 레진은 상기 요철패턴의 가압으로 인해 밀려 제거되며,상기 3단계는, 전기도금(electroplating), 무전해도금(electroless plating) 또는 도전성페이스트의 인쇄법 중 어느 하나를 적용하여 상기 패터닝된 레진층의 높이 이상으로 상기 전극물질층을 형성하고, 여기서 상기 전극물질층은 Au, Pt, Pd, Ru, Ni, Cu, Sn, In, Zn, Fe, Cr, Co, Ti, Ag 및 Mn으로 이루어지는 군에서 선택된 1종 또는 2종 이상의 혼합 조성 또는 합금 조성으로 이루어지고 30㎛ 이하의 폭을 가지는 전극 패턴을 포함하며, 상기 4단계는, 상기 레진층 상의 오목패턴에 충진된 전극물질을 남기고 상기 전극물질층을 제거한 후, 상기 오목패턴을 구성하는 잔류 레진층을 제거하는 것을 특징으로 하는 태양전지의 전극 형성 방법
|