맞춤기술찾기

이전대상기술

양극성 전하저장 특성을 이용한 비휘발성 메모리 장치 및 프로그래밍 방법

  • 기술번호 : KST2018007795
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 실시예들은 양극성 반도체 특성을 갖는 채널 및 전하 트랩층을 포함하는 멀티비트 메모리 셀 및 상기 전하 트랩층에 전자가 트랩되는 특성을 이용하여, 멀티비트를 나타내는 복수의 저장 레벨 범위를 포함하는 제1 저장 윈도우를 규정하는 컨트롤러를 포함하는, 양극성 전하저장 특성을 이용한 비휘발성 메모리 장치 및 이를 이용한 프로그래밍 방법에 관한 것이다.
Int. CL G11C 11/56 (2006.01.01) G11C 16/10 (2006.01.01) G11C 16/14 (2006.01.01) G11C 16/04 (2006.01.01)
CPC G11C 11/5628(2013.01) G11C 11/5628(2013.01) G11C 11/5628(2013.01) G11C 11/5628(2013.01)
출원번호/일자 1020160165555 (2016.12.07)
출원인 한국과학기술연구원
등록번호/일자 10-2015298-0000 (2019.08.22)
공개번호/일자 10-2018-0065132 (2018.06.18) 문서열기
공고번호/일자 (20190828) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2016.12.07)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술연구원 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 주현수 대한민국 서울특별시 성북구
2 이영택 대한민국 서울특별시 성북구
3 황도경 대한민국 서울특별시 성북구
4 최원국 대한민국 서울특별시 성북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김 순 영 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)
2 김영철 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술연구원 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2016.12.07 수리 (Accepted) 1-1-2016-1198455-71
2 의견제출통지서
Notification of reason for refusal
2018.03.26 발송처리완료 (Completion of Transmission) 9-5-2018-0207781-44
3 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.05.16 수리 (Accepted) 1-1-2018-0483352-20
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.05.16 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-0483353-76
5 의견제출통지서
Notification of reason for refusal
2018.09.28 발송처리완료 (Completion of Transmission) 9-5-2018-0662690-93
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.11.27 수리 (Accepted) 1-1-2018-1181105-99
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.11.27 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-1181106-34
8 거절결정서
Decision to Refuse a Patent
2019.03.27 발송처리완료 (Completion of Transmission) 9-5-2019-0225027-04
9 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)
2019.04.25 보정승인 (Acceptance of amendment) 1-1-2019-0427468-50
10 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2019.04.25 수리 (Accepted) 1-1-2019-0427469-06
11 등록결정서
Decision to Grant Registration
2019.05.27 발송처리완료 (Completion of Transmission) 9-5-2019-0377494-77
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
양극성 반도체 특성을 갖는 채널 및 전하 트랩층을 포함하는 멀티비트 메모리 셀; 및상기 전하 트랩층에 전자가 트랩되는 특성을 이용한 VPGM(e)을 상기 멀티비트 메모리 셀에 인가하여, 멀티비트를 나타내는 복수의 저장 레벨 범위를 포함하는 제1 저장 윈도우를 규정하는 컨트롤러를 포함하고,상기 컨트롤러는,상기 전하 트랩층에 정공이 트랩되는 특성을 이용한 VPGM(h)을 상기 멀티비트 메모리 셀에 인가하여, 멀티비트를 나타내는 복수의 저장 레벨 범위를 포함하는, 상기 제1 저장 윈도우 보다 낮은 전압 범위의 제2 저장 윈도우를 규정하여 상기 멀티비트 메모리 셀의 저장레벨범위를 확보하고,상기 컨트롤러는, 상기 제1 저장 윈도우 내 저장 레벨 범위에 대하여 프로그래밍을 수행하고, 그 후,상기 전하 트랩층에 정공이 트랩되는 특성을 이용하여 상기 제2 저장 윈도우에 속하는 저장레벨범위에 해당하는 멀티비트 메모리 셀들에 대해서만 소거를 진행하고, 상기 소거된 제2 저장 윈도우 내, 소거된 상태에 해당되는 저장 레벨 범위에서부터 상기 제1 저장 윈도우 방향으로 각 저장 레벨 범위에 대하여 프로그래밍을 수행하는, 양극성 전하저장 특성을 이용한 비휘발성 메모리 장치
2 2
삭제
3 3
삭제
4 4
삭제
5 5
제1항에 있어서,상기 컨트롤러는,상기 제1 저장 윈도우 및 상기 제2 저장 윈도우에 포함되는 각 저장 레벨 범위에 대하여 서로 다른 데이터 값을 프로그래밍하는 것을 특징으로 하는 양극성 전하저장 특성을 이용한 비휘발성 메모리 장치
6 6
제1항에 있어서,상기 멀티비트 메모리 셀은,NAND 플래시 메모리 셀인 것을 특징으로 하는 양극성 전하저장 특성을 이용한 비휘발성 메모리 장치
7 7
양극성 전하저장 특성을 이용한 멀티비트 메모리 셀을 프로그래밍하는 방법으로서,멀티비트 메모리 셀의 전하 트랩층에 전자가 트랩되는 특성을 이용한 VPGM(e)을 상기 멀티비트 메모리 셀에 인가하여, 멀티비트를 나타내는 복수의 저장 레벨 범위를 포함하는 제1 저장 윈도우를 규정하는 단계;상기 전하 트랩층에 정공이 트랩되는 특성을 이용한 VPGM(h)을 상기 멀티비트 메모리 셀에 인가하여, 멀티비트를 나타내는 복수의 저장 레벨 범위를 포함하는, 상기 제1 저장 윈도우 보다 낮은 전압 범위의 제2 저장 윈도우를 규정하여 상기 멀티비트 메모리 셀의 저장레벨범위를 확보하는 단계;상기 제1 저장 윈도우 내 저장 레벨 범위에 대하여 프로그래밍을 수행하고, 그 후, 상기 전하 트랩층에 정공이 트랩되는 특성을 이용하여 상기 제2 저장 윈도우에 속하는 저장레벨범위에 해당하는 멀티비트 메모리 셀들에 대해서만 소거를 진행하는 단계; 및 상기 소거된 제2 저장 윈도우 내, 소거된 상태에 해당되는 저장 레벨 범위에서부터 상기 제1 저장 윈도우 방향으로 각 저장 레벨 범위에 대하여 프로그래밍하는 단계를 포함하는 양극성 전하저장 특성을 이용한 멀티비트 메모리 셀을 프로그래밍하는 방법
8 8
삭제
9 9
삭제
10 10
삭제
11 11
제7항에 있어서,상기 제1 저장 윈도우 및 상기 제2 저장 윈도우에 포함되는 각 저장 레벨 범위에 대하여 서로 다른 데이터 값을 프로그래밍하는 단계를 더 포함하는 것을 특징으로 하는 양극성 전하저장 특성을 이용한 멀티비트 메모리 셀을 프로그래밍하는 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.