1 |
1
포지티브 입력신호를 이전 위상에서 저장되어 있던 값에 더하고, 상기 더한 값들을 누적하여 저장하는 포지티브 차동 스위치드-캐패시터;네거티브 입력신호를 이전 위상에서 저장되어 있던 값에 더하고, 상기 더한 값들을 누적하여 저장하는 네거티브 차동 스위치드-캐패시터;상기 포지티브 입력신호들이 더해진 값을 적분 캐패시터로 전달하는 포지티브 단일 이득 버퍼; 및상기 네거티브 입력신호들이 더해진 값을 적분 캐패시터로 전달하는 네거티브 단일 이득 버퍼;를 포함하고,상기 포지티브 단일 이득 버퍼 및 상기 네거티브 단일 이득 버퍼를 이용하여 적분기의 구조를 개방 루프(open-loop)로 형성하되, 상기 포지티브 차동 스위치드-캐패시터 및 상기 네거티브 차동 스위치드-캐패시터 각각이 신호를 누적하여 더해진 값을 대응하는 단일 이득 버퍼를 통해 전달받아 저장하는 역할을 번갈아가며 수행함으로써, 적분기의 전달함수를 얻는, 단일 이득 버퍼를 이용한 적분기
|
2 |
2
제 1 항에 있어서,상기 포지티브 차동 스위치드 커패시터는,상기 포지티브 입력신호를 이전 위상에서 저장되어 있던 값에 더하는 제1 포지티브 적분 캐패시터;상기 제1 포지티브 적분 캐패시터에 의해 더해진 신호값들을 단일 이득 버퍼로부터 전달받아 누적하여 저장하는 제2 포지티브 적분 캐피시터; 및위상변화에 따라 상기 포지티브 입력신호를 더하는 실행 및 상기 더해진 입력신호 값들을 누적하여 저장하는 실행을 교번하도록 스위칭하는 복수의 스위치를 포함하여 구성되는, 단일 이득 버퍼를 이용한 적분기
|
3 |
3
제 2 항에 있어서,상기 네거티브 차동 스위치드 커패시터는,상기 네거티브 입력신호를 이전 위상에서 저장되어 있던 값에 더하는 제1 네거티브 적분 캐패시터;상기 제1 네거티브 적분 캐패시터에 의해 더해진 신호값들을 상기 단일 이득 버퍼로부터 전달받아 누적하여 저장하는 제2 네거티브 적분 캐피시터; 및위상변화에 따라 상기 네거티브 입력신호를 더하는 실행 및 상기 더해진 입력신호 값들을 누적하여 저장하는 실행을 교번하도록 스위칭하는 복수의 스위치를 포함하여 구성되는, 단일 이득 버퍼를 이용한 적분기
|
4 |
4
제 3 항에 있어서,상기 제1 포지티브 적분 캐패시터, 제1 네거티브 적분 캐패시터, 제2 포지티브 적분 캐피시터 및 제2 네거티브 적분 캐패시터는 캐패시터의 크기가 동일한 경우, 위상 동안, 상기 제1 포지티브 적분 캐패시터 및 제1 네거티브 적분 캐패시터에 저장되어 있는 전하 와 는 로 계산되는, 단일 이득 버퍼를 이용한 적분기
|
5 |
5
제 4 항에 있어서,위상 동안 의 적분기의 입력신호는 상기 제1 포지티브 적분 캐패시터 및 제1 네거티브 적분 캐패시터에 각각 연결되어 이전 상기 위상 때 저장되어 있던 값에 더해지고, 이렇게 더해진 값은 상기 포지티브 단일 이득 버퍼 및 네거티브 단일 이득 버퍼를 통해 상기 제2 포지티브 적분 캐패시터 및 제2 네거티브 적분 캐패시터에 저장되며, 이 때 각 캐패시터에 저장되는 전하는 로 계산되는, 단일 이득 버퍼를 이용한 적분기
|
6 |
6
제 5 항에 있어서,위상 동안의 적분기의 입력신호는 상기 제2 포지티브 적분 캐패시터 및 제2 네거티브 적분 캐패시터를 통해 전달되고, 각 적분 캐패시터에 저장되는 전하량은 로 계산되는, 단일 이득 버퍼를 이용한 적분기
|
7 |
7
제 6 항에 있어서,전하량 보존 법칙에 따라 상기 적분기의 출력은 으로 계산되고, 상기 전달함수를 z 도메인(z-domain)으로 변환하면, 로 계산되는, 단일 이득 버퍼를 이용한 적분기
|
8 |
8
제 1항에 있어서,상기 포지티브 단일 이득 버퍼 및 네거티브 단일 이득 버퍼는, 소스-팔로워 또는 단일-이득 피드백 차동증폭기로 구성되는, 단일 이득 버퍼를 이용한 적분기
|
9 |
9
제 1항에 있어서,제1 위상 동안, 상기 포지티브 차동 스위치드 커패시터를 구성하는 포지티브 신호입력노드부터 제1 포지티브 적분 캐패시터 및 상기 포지티브 단일 이득 버퍼의 입력노드를 연결하고, 상기 네거티브 차동 스위치드 커패시터를 구성하는 네거티브 신호입력노드부터 제1 네거티브 적분 캐피시터 및 상기 네거티브 단일 이득 버퍼의 입력노드를 연결하고,제2 위상 동안, 상기 포지티브 신호입력노드부터 상기 제1 포지티브 적분 캐패시터 및 상기 포지티브 단일 이득 버퍼의 입력노드를 연결하고, 상기 포지티브 단일 이득 버퍼의 출력 노드를 제2 네거티브 적분 캐패시터에 연결시키고, 상기 네거티브 신호입력노드부터 상기 제1 네거티브 적분 캐패시터 및 상기 네거티브 단일 이득 버퍼의 입력노드를 연결하고, 상기 네거티브 단일 이득 버퍼의 출력 노드를 제2 포지티브 적분 캐패시터에 연결시키며,제3 위상 동안, 상기 포지티브 신호입력노드부터 상기 제2 포지티브 적분 캐패시터 및 상기 포지티브 단일 이득 버퍼의 입력노드를 연결하고, 상기 네거티브 신호입력노드부터 상기 제2 네거티브 적분 캐패시터 및 상기 네거티브 단일 이득 버퍼의 입력노드를 연결하는, 단일 이득 버퍼를 이용한 적분기
|