| 1 |
1
전압 영역의 입력 전압에 따라 시간 영역의 신호를 출력하는 제 1 신호 변환부; 및 상기 제 1 신호 변환부에 의해 출력된 시간 영역의 신호를 이용하여 전압 영역의 출력 전압을 발생시키는 제 2 신호 변환부를 포함하되,상기 제 1 신호 변환부는,입력 전압을 전류로 변환하는 전압-전류 변환부; 및2개의 지연 라인들을 포함하되,상기 각 지연 라인들로 클록이 입력되고, 상기 지연 라인들은 상기 전압-전류 변환부로부터 출력된 전류에 따라 상기 입력된 클록의 위상을 지연시키며, 상기 지연 라인들은 차동 구조를 가지는 것을 특징으로 하는 OP 앰프
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서, 상기 각 지연 라인은 직렬로 연결된 2개의 지연 셀들을 포함하되,상기 지연 셀들은 상기 전압-전류 변환부로부터 출력된 전류에 의해 제어되는 것을 특징으로 하는 OP 앰프
|
| 5 |
5
제1항에 있어서, 상기 제 2 신호 변환부는,상기 지연 라인들로부터 출력된 클록의 위상 지연 정도를 검출하는 위상 검출기; 및상기 검출된 위상 지연 정도에 해당하는 출력 전압을 출력하는 차지 펌프를 포함하는 것을 특징으로 하는 OP 앰프
|
| 6 |
6
복수의 스테이지들을 포함하며, 상기 각 스테이지들은,전압 영역의 입력 전압에 따라 시간 영역의 신호를 출력하는 제 1 신호 변환부; 및 상기 제 1 신호 변환부에 의해 출력된 시간 영역의 신호를 이용하여 전압 영역의 출력 전압을 발생시키는 제 2 신호 변환부를 포함하되,상기 스테이지들로부터 출력된 출력 전압들의 합에 해당하는 전압이 최종 출력 전압으로 발생되며,상기 제 1 신호 변환부는,입력 전압을 전류로 변환하는 전압-전류 변환부; 및2개의 지연 라인들을 포함하고,상기 각 지연 라인들로 2개의 클록들이 입력되고, 상기 지연 라인들은 상기 전압-전류 변환부로부터 출력된 전류에 따라 상기 입력된 클록들의 위상을 지연시키며, 상기 지연 라인들은 차동 구조를 가지는 것을 특징으로 하는 OP 앰프
|
| 7 |
7
삭제
|
| 8 |
8
삭제
|
| 9 |
9
제6항에 있어서, 상기 2개의 클록들은 180도 위상 차이를 가지는 것을 특징으로 하는 OP 앰프
|
| 10 |
10
제6항에 있어서, 상기 제 2 신호 변환부는,상기 지연 라인들로부터 출력된 클록의 위상 지연 정도를 검출하는 복수의 위상 검출기들; 및상기 검출된 위상 지연 정도에 해당하는 출력 전압을 출력하는 복수의 차지 펌프들을 포함하되,상기 위상 검출기들 중 하나는 상기 지연 라인들로 입력된 클록들 중 하나에 해당하는 위상 지연된 클록의 위상 지연 정도를 검출하고, 다른 위상 검출기는 상기 지연 라인들로 입력된 클록들 중 다른 클록에 해당하는 위상 지연된 클록의 위상 지연 정도를 검출하는 것을 특징으로 하는 OP 앰프
|
| 11 |
11
전압 또는 전류의 제어에 따라 클록의 위상을 지연시키는 지연부; 및상기 지연부로부터 출력된 위상 지연된 클록에 따라 출력 전압을 출력하는 전압 출력부를 포함하되,상기 출력 전압은 상기 위상 지연된 클록의 위상 지연 정도에 따라 달라지며, 상기 지연부는 차동 구조를 가지는 지연 라인들을 포함하는 것을 특징으로 하는 OP 앰프
|
| 12 |
12
제11항에 있어서, 입력 전압을 상기 전류로 변환하는 전압-전류 변환부를 더 포함하되,상기 지연부는 상기 전압-전류 변환부로부터 출력된 전류에 따라 상기 클록의 위상을 지연시키는 것을 특징으로 하는 OP 앰프
|
| 13 |
13
삭제
|
| 14 |
14
제11항에 있어서, 상기 전압 출력부는,상기 지연 라인들로부터 출력된 클록의 위상 지연 정도를 검출하는 위상 검출기; 및상기 검출된 위상 지연 정도에 해당하는 출력 전압을 출력하는 차지 펌프를 포함하는 것을 특징으로 하는 OP 앰프
|
| 15 |
15
OP 앰프를 포함하되,상기 OP 앰프는,전압 영역의 입력 전압에 따라 시간 영역의 신호를 출력하는 제 1 신호 변환부; 및 상기 제 1 신호 변환부에 의해 출력된 시간 영역의 신호를 이용하여 전압 영역의 출력 전압을 발생시키는 제 2 신호 변환부를 포함하며, 상기 제 1 신호 변환부는,입력 전압을 전류로 변환하는 전압-전류 변환부; 및2개의 지연 라인들을 포함하되,상기 각 지연 라인들로 클록이 입력되고, 상기 지연 라인들은 상기 전압-전류 변환부로부터 출력된 전류에 따라 상기 입력된 클록의 위상을 지연시키며, 상기 지연 라인들은 차동 구조를 가지는 것을 특징으로 하는 것을 특징으로 하는 아날로그 필터
|
