| 1 |
1
캘리브레이션 인에이블 상태에서 기준 전압과 캘리브레이션 회로의 제어 전압을 제1 모드에서 비반전 상태로 비교한 후 제2 모드에서 반전 상태로 비교하며, 상기 제1 모드와 상기 제2 모드에 따른 비교 결과를 생성하는 비교 회로;상기 캘리브레이션 인에이블 상태에서 상기 비교 결과를 기준으로 카운트한 카운트 코드를 제공하며, 상기 카운트 코드가 미리 설정된 범위를 벗어나는지 판단하는 검출 신호를 생성하고, 상기 카운트 코드가 미리 설정된 범위를 벗어나면 상기 검출 신호에 의해 상기 카운트를 중지하는 카운트 코드 생성 회로;미리 설정된 제1 조건이 만족되는 상기 카운트 코드에 대응하는 제1 코드의 샘플링과 미리 설정된 제2 조건에 만족되는 상기 카운트 코드에 대응하는 제2 코드의 샘플링을 수행한 후 상기 제1 코드와 상기 제2 코드를 이용하여 산술된 산술 코드를 저장하는 산술 프로세스를 상기 제1 모드와 상기 제2 모드에 대응하여 수행하고, 캘리브레이션 디스에이블 상태에서 상기 제1 모드와 상기 제2 모드에 저장된 상기 산술 코드들을 재산술하여 상기 산술 코드를 제공하는 산술 코드 생성 회로; 및상기 캘리브레이션 인에이블 상태에서 상기 카운트 코드를 제어 코드로 제공하고, 상기 캘리브레이션 디스에이블 상태에서 상기 재산술에 의한 상기 산술 코드를 상기 제어 코드로 제공하는 코드 선택 회로;를 포함하는 디지털 보정 회로
|
| 2 |
2
제1 항에 있어서, 상기 비교 회로는,상기 캘리브레이션 인에이블 상태에서 포지티브 입력 단자와 네가티브 입력단자에 대한 비교 결과를 출력하는 비교기;상기 포지티브 입력 단자와 상기 네가티브 입력 단자에 대한 상기 기준 전압과 상기 제어 전압의 연결 상태를 제1 모드에 대한 비반전 상태에서 제2 모드에 대한 반전 상태로 변경시키는 스위칭 회로; 및상기 제1 모드에서 상기 비교기의 출력을 비반전 상태로 전달하고 상기 제2 모드에서 상기 비교기의 출력을 반전 상태로 전달하는 반전부;를 포함하는 디지털 보정 회로
|
| 3 |
3
제1 항에 있어서, 상기 산술 코드 생성 회로는,상기 제1 조건이 만족되는 상기 카운트 코드에 대응하는 제1 코드를 샘플링하고 상기 제2 조건에 만족되는 상기 카운트 코드에 대응하는 제2 코드를 샘플링하는 샘플러;상기 캘리브레이션 인에이블 상태에서 상기 제1 코드와 상기 제2 코드를 제1 입력과 제2 입력으로 전달하고, 상기 캘리브레이션 디스에이블 상태에서 제1 산술 코드와 제2 산술 코드를 상기 제1 입력과 상기 제2 입력으로 전달하는 스위칭 회로;상기 제1 입력과 상기 제2 입력을 이용하여 산술한 상기 산술 코드를 제공하는 산술부;상기 캘리브레이션 인에이블 상태에서 상기 제1 모드에 대응하는 상기 산술 코드를 상기 제1 산술 코드로 저장하고 상기 제2 모드에 대응하는 상기 산술 코드를 상기 제2 산술 코드로 저장하는 산술 저장부; 및상기 캘리브레이션 인에이블 상태에서 상기 제1 모드에 대응하는 상기 산술 코드를 상기 산술 저장부에 상기 제1 산술 코드로 저장하는 것과 상기 제2 모드에 대응하는 상기 산술 코드를 상기 산술 저장부에 상기 제2 산술 코드로 저장하는 것을 제어하는 산술 제어부;를 포함하는 디지털 보정 회로
|
| 4 |
4
제3 항에 있어서, 상기 샘플러는,상기 제1 조건이 만족되는 상기 카운트 코드에 대응하는 상기 제1 코드를 샘플링하는 제1 샘플링 유니트; 및상기 제2 조건이 만족되는 상기 카운트 코드에 대응하는 상기 제2 코드를 샘플링하는 제2 샘플링 유니트;를 포함하는 디지털 보정 회로
|
| 5 |
5
제4 항에 있어서, 상기 제1 샘플링 유니트는 상기 카운트 코드의 하강 에지를 검출하는 상기 제1 조건을 만족하는 상기 카운트 코드를 샘플링하고,상기 제2 샘플링 유니트는 상기 카운트 코드의 상승 에지를 검출하는 상기 제2 조건을 만족하는 상기 카운트 코드를 샘플링하는 디지털 보정 회로
|
| 6 |
6
제4 항에 있어서, 상기 제1 샘플링 유니트는 상기 카운트 코드의 제1 피크를 검출하는 상기 제1 조건을 만족하는 최소값을 샘플링하는 제1 피크 디텍터를 포함하고, 상기 제2 샘플링 유니트는 상기 카운트 코드의 제2 피크를 검출하는 상기 제2 조건을 만족하는 최대값을 샘플링하는 제2 피크 디텍터를 포함하는 디지털 보정 회로
|
| 7 |
7
제3 항에 있어서, 상기 산술부는 상기 제1 입력과 상기 제2 입력을 평균하여 중앙 코드를 결정하고, 상기 중앙 코드를 상기 산술 코드로 제공하는 디지털 보정 회로
|
| 8 |
8
제3 항에 있어서, 상기 산술 저장부는 상기 산술 코드를 제1 산술 코드로 저장하는 제1 저장부와 상기 산술 코드를 제2 산술 코드로 저장하는 제2 저장부를 포함하며,상기 산술 제어부는 상기 제1 모드에서 상기 비교 결과의 변화 시점에 대응하여 상기 산술 코드를 상기 제1 저장부에 제1 산술 코드로 저장하도록 제어하고, 상기 제2 모드에서 상기 비교 결과의 변화 시점에 대응하여 상기 산술 코드를 상기 제2 저장부에 제2 산술 코드로 저장하도록 제어하는 디지털 보정 회로
|
| 9 |
9
제1 항에 있어서,상기 캘리브레이션 인에이블 상태와 상기 캘리브레이션 디스에이블 상태는 상기 적어도 상기 카운트를 제어하는 인에이블 신호에 의해 결정되는 디지털 보정 회로
|
| 10 |
10
캘리브레이션 회로에서 출력되는 제어 전압을 기준 전압과 비교한 비교 결과를 기준한 카운트에 대응한 카운트 코드를 수신하며, 미리 설정된 제1 조건이 만족되는 상기 카운트 코드에 대응하는 제1 코드를 샘플링하고 미리 설정된 제2 조건에 만족되는 상기 카운트 코드에 대응하는 제2 코드를 샘플링하는 샘플러;캘리브레이션 인에이블 상태에서 상기 제1 코드와 상기 제2 코드를 제1 입력과 제2 입력으로 전달하고, 캘리브레이션 디스에이블 상태에서 제1 산술 코드와 제2 산술 코드를 상기 제1 입력과 상기 제2 입력으로 전달하는 스위칭 회로;상기 제1 입력과 상기 제2 입력을 이용하여 산술된 산술 코드를 제공하는 산술부;상기 캘리브레이션 인에이블 상태에서 상기 제1 모드에 대응하는 상기 산술 코드를 상기 제1 산술 코드로 저장하고 상기 제2 모드에 대응하는 상기 산술 코드를 상기 제2 산술 코드로 저장하는 산술 저장부; 및상기 캘리브레이션 인에이블 상태에서 제1 모드에 대응하는 상기 산술 코드를 상기 산술 저장부에 상기 제1 산술 코드로 저장하는 것과 제2 모드에 대응하는 상기 산술 코드를 상기 산술 저장부에 상기 제2 산술 코드로 저장하는 것을 제어하는 산술 제어부;를 포함하는 산술 코드 생성 회로
|
| 11 |
11
제10 항에 있어서, 상기 샘플러는,상기 제1 조건이 만족되는 상기 카운트 코드에 대응하는 상기 제1 코드를 샘플링하는 제1 샘플링 유니트; 및상기 제2 조건이 만족되는 상기 카운트 코드에 대응하는 상기 제2 코드를 샘플링하는 제2 샘플링 유니트;를 포함하는 산술 코드 생성 회로
|
| 12 |
12
제11 항에 있어서, 상기 제1 샘플링 유니트는 상기 카운트 코드의 하강 에지를 검출하는 상기 제1 조건을 만족하는 상기 카운트 코드를 샘플링하고,상기 제2 샘플링 유니트는 상기 카운트 코드의 상승 에지를 검출하는 상기 제2 조건을 만족하는 상기 카운트 코드를 샘플링하는 산술 코드 생성 회로
|
| 13 |
13
제12 항에 있어서, 상기 제1 샘플링 유니트와 상기 제2 샘플링 유니트는 상기 카운트 코드에 대응하는 비트들을 처리하는 복수의 플립플립을 포함하며,상기 제1 샘플링 유니트는 상기 비교 결과가 포지티브 상태로 변경되는 제1시점에 동기하여 상기 카운트 코드의 샘플링을 수행하고,상기 제2 샘플링 유니트는 상기 비교 결과가 네가티브 상태로 변경되는 제2시점에 동기하여 상기 카운트 코드의 샘플링을 수행하는 산술 코드 생성 회로
|
| 14 |
14
제11 항에 있어서, 상기 제1 샘플링 유니트는 상기 비교 결과의 제1 피크를 검출하는 상기 제1 조건을 만족하는 최소값을 샘플링하는 제1 피크 디텍터를 포함하고, 상기 제2 샘플링 유니트는 상기 비교 결과의 제2 피크를 검출하는 상기 제2 조건을 만족하는 최대값을 샘플링하는 제2 피크 디텍터를 포함하는 산술 코드 생성 회로
|
| 15 |
15
제14 항에 있어서, 상기 제1 샘플링 유니트는 입력 카운트 코드와 제1 저장 카운트 코드를 비교하여 상기 입력 카운트 코드가 상기 제1 저장 카운트 코드보다 작은 경우 상기 제1 저장 카운트 코드를 상기 입력 카운트 코드로 업데이트하고, 상기 입력 카운트 코드에서 상기 제1 저장 카운트 코드를 뺀 값이 음수로 변경되는 상기 제1 피크에 대응하는 상기 입력 카운트 코드를 상기 최소값으로 샘플링하고,상기 제2 샘플링 유니트는 상기 입력 카운트 코드와 제2 저장 카운트 코드를저장 비교하여 상기 입력 카운트 코드가 상기 제2 저장 카운트 코드보다 큰 경우 상기 제2 저장 카운트 코드를 상기 입력 카운트 코드로 업데이트하고, 상기 입력 카운트 코드에서 제2 저장 카운트 코드를 뺀 값이 양수로 변경되는 상기 제2 피크에 대응하는 상기 입력 카운트 코드를 상기 최대값으로 샘플링하는 산술 코드 생성 회로
|
| 16 |
16
제10 항에 있어서, 상기 산술부는 상기 제1 입력과 상기 제2 입력을 평균하여 중앙 코드를 결정하고, 상기 중앙 코드를 상기 산술 코드로 제공하는 산술 코드 생성 회로
|
| 17 |
17
제10 항에 있어서, 상기 산술 저장부는 상기 산술 코드를 제1 산술 코드로 저장하는 제1 저장부와 상기 산술 코드를 제2 산술 코드로 저장하는 제2 저장부를 포함하며,상기 산술 제어부는 제1 모드에서 상기 비교 결과의 변화 시점에 대응하여 상기 산술 코드를 상기 제1 저장부에 제1 산술 코드로 저장하도록 제어하고, 상기 제2 모드에서 상기 비교 결과의 변화 시점에 대응하여 상기 산술 코드를 상기 제2 저장부에 제2 산술 코드로 저장하도록 제어하는 산술 코드 생성 회로
|
| 18 |
18
제10 항에 있어서,상기 캘리브레이션 인에이블 상태와 상기 캘리브레이션 디스에이블 상태는 상기 적어도 상기 카운트를 제어하는 인에이블 신호에 의해 결정되는 산술 코드 생성 회로
|
