| 1 |
1
희생막을 관통하여 콘택 구조물의 적어도 일부를 노출하는 홀을 형성하는 단계;상기 홀 내부 및 상기 희생막 상에 하부 전극 물질막을 형성하는 단계;상기 하부 전극 물질막 상에 금속 물질막을 형성하는 단계;상기 희생막 상면 상의 상기 하부 전극 물질막 및 상기 금속 물질막을 제거하여 하부 전극 및 금속막을 형성하는 단계; 상기 희생막 상면 및 상기 금속막 상에 나노 구조체들을 형성하는 단계; 상기 홀 내부의 상기 하부 전극, 상기 금속막 및 상기 나노 구조체들을 반응시키는 단계; 및상기 희생막 상면 상에 형성된 상기 나노 구조체들을 선택적으로 제거하여, 상기 홀 내부의 상기 나노 구조체들을 상기 하부 전극에 자기 정렬된 나노 구조체들로 형성하는 단계;를 포함하는, 반도체 메모리 소자의 제조 방법
|
| 2 |
2
제1 항에 있어서,상기 하부 전극 물질막은, 실리콘을 포함하는, 반도체 메모리 소자의 제조 방법
|
| 3 |
3
제2 항에 있어서,상기 홀 내부의 상기 하부 전극, 상기 금속막 및 상기 나노 구조체들을 반응시키는 단계는, 상기 금속막 및 상기 나노 구조체들을 상기 하부 전극과 반응시켜 금속 실리사이드화 시키는, 반도체 메모리 소자의 제조 방법
|
| 4 |
4
제1 항에 있어서,상기 홀 내부의 상기 하부 전극, 상기 금속막 및 상기 나노 구조체들을 반응시키는 단계는, 질소 분위기 하에서 500~700℃로 열처리하는, 반도체 메모리 소자의 제조 방법
|
| 5 |
5
제1 항에 있어서,상기 금속 물질막은, Ti, Pt, Mo, Ni, Co, 및 W 중 적어도 하나를 포함하는, 반도체 메모리 소자의 제조 방법
|
| 6 |
6
제1 항에 있어서,상기 나노 구조체들은, 나노 로드(nano-rod), 나노 튜브(nano-tube), 나노와이어(nano-wire), 나노 리프(nano-leaf), 꽃 형상(flower-like shape), 나노벨트(nano-belt), 나노링(nano-ring), 나노헬릭스(nano-helix), 나노보우(nano-bow), 나노도트(nano-dot), 및 성게 형상(urchin shape) 중 어느 하나의 형상을 갖는, 반도체 메모리 소자의 제조 방법
|
| 7 |
7
제1 항에 있어서,상기 홀 내부의 상기 나노 구조체들을 상기 자기 정렬된 나노 구조체들로 형성하는 단계는, 습식 식각 공정을 이용하여 상기 희생막 상면 상에 형성된 상기 나노 구조체들을 선택적으로 제거하는, 반도체 메모리 소자의 제조 방법
|
| 8 |
8
제1 항에 있어서,상기 홀 내부의 상기 나노 구조체들을 상기 하부 전극에 자기 정렬된 나노 구조체들로 형성하는 단계 후,상기 자기 정렬된 나노 구조체들을 덮는 유전막을 형성하는 단계;를 더 포함하는, 반도체 메모리 소자의 제조 방법
|
| 9 |
9
제8 항에 있어서,상기 유전막은, SiO2, Si3N4, SiOxN, ZrO2, Al2O3, PZT (Pb(Ti,Zr)O3), HfO2, SBT (SrBi2Ta2O9), Ta2O5, BST (Ba-Sr-Titanate), TiO2, HfO2-SiO2 다형체 (polymorph) 중 적어도 하나를 포함하는, 반도체 메모리 소자의 제조 방법
|
| 10 |
10
적어도 두 개의 희생막들과 적어도 하나의 지지막이 교대로 적층된 복합막을 관통하여 콘택 구조물의 적어도 일부를 노출시키는 홀을 형성하는 단계;상기 홀의 내부 및 상기 복합막 상에 하부 전극 물질막을 형성하는 단계;상기 복합막 상면 상의 상기 하부 전극 물질막을 제거하여 하부 전극을 형성하는 단계;상기 복합막에서 상기 희생막들 중 적어도 일부를 제거하여 상기 지지막을 노출시키는 단계;상기 하부 전극 및 상기 지지막 상에 금속 물질막을 형성하는 단계;상기 금속 물질막 상에 나노 구조체들을 형성하는 단계;상기 하부 전극, 상기 금속 물질막 및 상기 나노 구조체들을 반응시키는 단계; 및상기 지지막 상면 상에 형성된 상기 나노 구조체들을 선택적으로 제거하여, 상기 하부 전극 상의 상기 나노 구조체들을 상기 하부 전극에 자기 정렬된 나노 구조체들로 형성하는 단계;를 포함하는, 반도체 메모리 소자의 제조 방법
|
| 11 |
11
제10 항에 있어서,상기 지지막을 노출시키는 단계는, 상기 복합막에서 상기 희생막들 전부를 제거하여 상기 지지막의 상면 및 하면을 노출시키는, 반도체 메모리 소자의 제조 방법
|
| 12 |
12
콘택 구조물을 갖는 절연막 상에 위치하되, 상기 콘택 구조물과 적어도 일부가 접하며 실린더 형상을 갖는 하부 전극;상기 하부 전극의 적어도 일부를 덮는 금속막;상기 금속막의 표면으로부터 돌출되며, 상기 하부 전극에 대해 자기 정렬된 나노 구조체; 및상기 금속막 및 상기 자기 정렬된 나노 구조체를 덮는 유전막;을 포함하는, 반도체 메모리 소자
|
| 13 |
13
제12 항에 있어서,상기 자기 정렬된 나노 구조체들은, 상기 하부 전극의 내측벽을 덮는 상기 금속막 상에 형성되는, 반도체 메모리 소자
|
| 14 |
14
제12 항에 있어서,상기 자기 정렬된 나노 구조체들은, 상기 하부 전극의 내측벽 및 상기 하부 전극의 외측벽을 덮는 상기 금속막 상에 형성되는, 반도체 메모리 소자
|
| 15 |
15
제12 항에 있어서,상기 자기 정렬된 나노 구조체들은, 나노 로드(nano-rod), 나노 튜브(nano-tube), 나노와이어(nano-wire), 나노 리프(nano-leaf), 꽃 형상(flower-like shape), 나노벨트(nano-belt), 나노링(nano-ring), 나노헬릭스(nano-helix), 나노보우(nano-bow), 나노도트(nano-dot), 및 성게 형상(urchin shape) 중 어느 하나의 형상을 갖는, 반도체 메모리 소자
|
| 16 |
16
제12 항에 있어서,상기 하부 전극은, 실리콘을 포함하고,상기 금속막 및 상기 자기 정렬된 나노 구조체들은, 금속 실리사이드인, 반도체 메모리 소자
|
| 17 |
17
제12 항에 있어서,상기 하부 전극, 상기 금속막, 및 상기 자기 정렬된 나노 구조체들은, 하부 전극 구조물을 구성하는, 반도체 메모리 소자
|
