맞춤기술찾기

이전대상기술

터널 전계 효과 트랜지스터 제조방법

  • 기술번호 : KST2018009519
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 고유반도체(Intrinsic Semiconductor)층의 기설정된 영역에 유전체 A층이 형성되는 유전체 A층 형성단계; 유전체 A층 형성단계에서 형성된 상기 유전체 A층의 측면에 유전체 B로 더미게이트를 형성되는 더미게이트 형성단계; 상기 더미게이트 형성단계에서 형성된 상기 더미게이트의 측면에 n 또는 p 타입 중 어느 하나인 제1반도체층이 형성되는 제1반도체층 형성단계; 상기 제1반도체층 형성단계 이후에도 노출되어 있는 상기 유전체 A층이 식각되는 유전체 A층 식각단계; 상기 유전체 A층 식각단계에서 노출된 상기 유전체 A층이 있던 위치에 상기 제1반도체층과 상이한 타입의 제2반도체층이 등축 성장되는 제2반도체층 형성단계; 상기 제2반도체층 형성단계에 상기 제1반도체층 위에 형성된 상기 제2반도체층이 식각되는 제2반도체층 식각단계; 상기 더미게이트 형성단계에서 형성된 상기 더미게이트가 식각되고 상기 더미 게이트가 식각된 위치에 게이트가 형성되는 게이트 형성단계; 및 상기 제1반도체층, 상기 제2반도체층 및 상기 게이트 각각에 단자가 형성되는 단자 형성단계; 를 포함하는 것을 특징으로 하는 터널 전계 트랜지스터 제조방법을 제공한다.본 발명에 따르면, 세밀한 마스킹 공정 없이 TFET를 제조할 수 있다.
Int. CL H01L 29/73 (2006.01.01) H01L 29/66 (2006.01.01) H01L 21/02 (2006.01.01) H01L 21/311 (2006.01.01) H01L 29/40 (2006.01.01) H01L 29/772 (2006.01.01) H01L 29/45 (2006.01.01)
CPC H01L 29/7311(2013.01) H01L 29/7311(2013.01) H01L 29/7311(2013.01) H01L 29/7311(2013.01) H01L 29/7311(2013.01) H01L 29/7311(2013.01) H01L 29/7311(2013.01) H01L 29/7311(2013.01) H01L 29/7311(2013.01)
출원번호/일자 1020160183009 (2016.12.29)
출원인 (재)한국나노기술원
등록번호/일자
공개번호/일자 10-2018-0078042 (2018.07.09) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2016.12.29)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 (재)한국나노기술원 대한민국 경기도 수원시 영통구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이인근 대한민국 인천광역시 계양구
2 조영대 대한민국 경기도 화성
3 신찬수 대한민국 경기도 용인시 수지구
4 박원규 대한민국 서울특별시 서초구
5 고대홍 대한민국 경기 고양시 일산서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이준성 대한민국 서울특별시 강남구 삼성로**길 **, ***호 준성특허법률사무소 (대치동, 대치빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 (재)한국나노기술원 경기도 수원시 영통구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2016.12.29 수리 (Accepted) 1-1-2016-1293560-18
2 의견제출통지서
Notification of reason for refusal
2018.02.20 발송처리완료 (Completion of Transmission) 9-5-2018-0121307-32
3 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.04.19 수리 (Accepted) 1-1-2018-0390709-78
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.04.19 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-0390710-14
5 의견제출통지서
Notification of reason for refusal
2018.08.30 발송처리완료 (Completion of Transmission) 9-5-2018-0590054-53
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.10.19 수리 (Accepted) 1-1-2018-1033354-68
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.10.19 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-1033355-14
8 등록결정서
Decision to grant
2019.02.27 발송처리완료 (Completion of Transmission) 9-5-2019-0146160-82
9 [출원서 등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2019.11.19 수리 (Accepted) 1-1-2019-1184349-71
10 [출원서 등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2019.11.21 수리 (Accepted) 1-1-2019-1198507-61
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
고유반도체(Intrinsic Semiconductor)층의 기설정된 영역에 유전체 A층이 형성되는 유전체 A층 형성단계;상기 유전체 A층 형성단계에서 형성된 상기 유전체 A층의 측면에 유전체 B층으로 더미게이트를 형성되는 더미게이트 형성단계;상기 더미게이트 형성단계에서 형성된 상기 더미게이트의 측면에 n 또는 p 타입 중 어느 하나인 제1반도체층이 형성되는 제1반도체층 형성단계;상기 제1반도체층 형성단계 이후에도 노출되어 있는 상기 유전체 A층이 식각되는 유전체 A층 식각단계;상기 유전체 A층 식각단계에서 노출된 상기 유전체 A층이 있던 위치 상에 그리고 상기 제1반도체층이 존재하는 위치 상에 상기 제1반도체층과 상이한 타입의 제2반도체층이 등축 성장되는 제2반도체층 형성단계;상기 제2반도체층 형성단계에 상기 제1반도체층 위에 형성된 상기 제2반도체층이 식각되는 제2반도체층 식각단계;상기 더미게이트 형성단계에서 형성된 상기 더미게이트가 식각되고 상기 더미 게이트가 식각된 위치에 게이트가 형성되는 게이트 형성단계; 및상기 제1반도체층, 상기 제2반도체층 및 상기 게이트 각각에 단자가 형성되는 단자 형성단계;를 포함하는 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
2 2
제1항에 있어서,상기 유전체 A층과 상기 유전체 B층은 식각선택비(Etch selectivity)를 가진 유전체로 선택된 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
3 3
제1항에 있어서,상기 고유반도체층은 단결정인 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
4 4
제2항에 있어서,상기 유전체 A층은 SiO2이고, 상기 유전체 B층은 Al2O3인 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
5 5
제3항에 있어서,상기 유전체 B층은 ALD(atomic layer deposition)방식으로 증착된 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
6 6
제1항에 있어서,상기 더미게이트 형성단계는,상기 고유반도체층 및 상기 유전체 A층 위에 상기 유전체 B층이 증착되는 유전체 B층 증착단계; 및상기 유전체 B층을 상기 유전체 B층의 증착두께만큼 식각하는 유전체 B층 식각단계;를 포함하는 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
7 7
제6항에 있어서,상기 유전체 B층을 식각하는 방법은 드라이 에칭(dry etching)인 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
8 8
제1항에 있어서,상기 제1반도체층 형성단계에서, 상기 제1반도체층은 등축성장 방식에 의하여 형성된 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
9 9
제1항에 있어서,상기 고유반도체층은 기판 또는 박막인 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
10 10
제1항에 있어서,상기 유전체 A층 식각단계는,상기 유전체 A층이 식각된 부분의 상기 고유반도체층이 기설정된 깊이만큼 식각되는 단계를 더 포함한 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
11 11
제10항에 있어서,상기 제2반도체층 형성단계는,상기 제2반도체층이 등축 성장되기 전에 상기 더미 게이트의 측면의 상기 고유반도체층이 식각되는 단계를 포함한 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
12 12
제1항에 있어서,상기 제1반도체층과 상기 제2반도체층은 등축성장 방식으로 형성되는 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
13 13
제12항에 있어서,상기 고유반도체층은 InGaAs층인 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
14 14
제13항에 있어서,상기 제1반도체층과 상기 제2반도체층은 서로 다른 타입으로 도핑된 InGaAs층인 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
15 15
제13항에 있어서,상기 제1반도체층은 p타입 GaSb층이고 상기 제2반도체층은 n타입 InGaAs층인 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
16 16
제1항에 있어서,상기 단자 형성단계에서,상기 단자는 상기 제1반도체층 또는 상기 제2반도체층의 도핑 타입에 따라 오믹접합(ohmic contact)되는 물질로 선택된 것을 특징으로 하는 터널 전계 트랜지스터 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 연세대학교 산학협력단 전자정보디바이스산업원천기술개발사업 III-V Channel을 이용한 CMOS extension 기술 개발