| 1 |
1
제 1 전극; 상기 제 1 전극에 전기적으로 연결되고, 서로 대향하는 제 1 면 및 제 2 면을 갖는 P 형 반도체; 상기 P 형 반도체의 상기 제 1 면 상에 형성된 절연막 및 상기 절연막 상의 게이트 전극; 상기 P 형 반도체의 상기 제 2 면과 PN 접합을 형성하는 N 형 반도체; 및상기 N 형 반도체에 전기적으로 연결되는 제 2 전극을 포함하며, 상기 게이트 전극은 상기 P 형 반도체에 전계를 인가하여 상기 P 형 반도체의 정공 농도 및 페르미 레벨 중 적어도 하나를 제어하고,상기 P 형 반도체는 직접 밴드갭 특성을 갖는 적어도 하나 이상의 P 형 다공성 실리콘 나노 와이어를 포함하고, 상기 N 형 반도체는 N 형 산화 아연 나노 박막을 포함하는 발광 트랜지스터
|
| 2 |
2
제 1 항에 있어서, 상기 절연막과 상기 P형 반도체의 상기 제 1 면 사이에 상기 N형 반도체가 더 형성된 발광 트랜지스터
|
| 3 |
3
제 1 항에 있어서,상기 P 형 다공성 실리콘 나노 와이어의 종횡비는 700 내지 813 범위 내인 발광 트랜지스터
|
| 4 |
4
제 1 항에 있어서,상기 P 형 다공성 실리콘 나노 와이어는 003c#100003e# 방향으로 우선 배향된 단결정을 갖는 발광 트랜지스터
|
| 5 |
5
제 1 항에 있어서,상기 P 형 다공성 실리콘 나노 와이어는, 300 ㎚ 내지 800 ㎚ 범위의 가시 광선 영역에서, 단일 피크가 1
|
| 6 |
6
제 1 항에 있어서,상기 P 형 다공성 실리콘 나노 와이어의 표면에 나노 크기의 표면 거칠기와 다공성으로 인해 양자 구속 효과가 발생되는 발광 트랜지스터
|
| 7 |
7
제 1 항에 있어서,상기 N 형 산화 아연 나노 박막의 두께는 90 ㎚ 내지 120 ㎚ 범위 내인 발광 트랜지스터
|
| 8 |
8
제 1 항에 있어서,상기 N 형 산화 아연 박막은 300 ㎚ 내지 800 ㎚ 범위의 가시 광선 영역 중 자외선 영역과 적색 계열 영역에 대응하는 두 개의 피크를 가지며,상기 적색 계열 영역에 대응하는 피크가 1
|
| 9 |
9
제 1 항에 있어서,상기 P 형 반도체에 음의 전계가 인가될 시, 상기 P 형 반도체와 상기 N 형 반도체 사이의 접합에서 전위 에너지 차이가 증가하여, 상기 P 형 반도체의 페르미 레벨은 전도대 에지로 이동하고, 전달되는 캐리어의 양이 증가되며, 상기 P 형 반도체에 양의 전계가 인가될 시, 상기 P 형 반도체와 상기 N 형 반도체 사이의 접합에서 전위 에너지 차이가 감소하여, 상기 P 형 반도체의 페르미 레벨은 가전자대 에지로 이동하고, 전달되는 캐리어의 양이 감소되는 발광 트랜지스터
|
| 10 |
10
제 1 항에 있어서,적색 계열 영역에 대응하는 피크가 1
|
| 11 |
11
제 1 항에 있어서,상기 게이트 전극은, 열 성장된 실리콘 산화물 층을 갖는 고농도로 도핑된 P 형 실리콘 기판을 포함하는 발광 트랜지스터
|
| 12 |
12
제 1 항에 있어서,상기 P 형 반도체와 상기 N 형 반도체 사이의 PN 접합은 마이크로광루미네선스 방출 피크를 발생시키는 적어도 일부 비정질상을 갖는 발광 트랜지스터
|
| 13 |
13
기판을 준비하는 단계;상기 기판 상에 적어도 하나의 제 1 전극 및 상기 적어도 하나의 제 1 전극과 이격된 적어도 하나 이상의 더미 전극을 형성하는 단계;상기 적어도 하나 이상의 제 1 전극과 상기 적어도 하나 이상의 더미 전극 사이를 가로질러 P 형 반도체를 형성하는 단계;상기 형성된 P 형 반도체 상에 N 형 반도체를 형성하는 단계; 및상기 형성된 N 형 반도체 상에 제 2 전극을 형성하는 단계를 포함하고,상기 P 형 반도체는 직접 밴드갭 특성을 갖는 적어도 하나 이상의 P 형 다공성 실리콘 나노 와이어를 포함하고, 상기 N 형 반도체는 N 형 산화 아연 나노 박막을 포함하는 발광 트랜지스터의 제조 방법
|
| 14 |
14
제 13 항에 있어서,상기 P 형 반도체는 상기 적어도 하나 이상의 제 1 전극과 상기 적어도 하나 이상의 더미 전극을 이용하는 유전영동 정렬에 의해 형성되는 발광 트랜지스터의 제조 방법
|
| 15 |
15
제 13 항에 있어서,상기 제 2 전극을 형성하는 단계는, 상기 형성된 N 형 반도체 상에 제 2 전극을 패터닝하는 단계상기 패터닝된 제 2 전극 상에 식각 마스크를 형성하는 단계;상기 식각 마스크를 이용하여 상기 제 2 전극의 하지의 상기 N 형 반도체를 제외한 나머지 영역의 상기 N형 반도체 일부를 식각하는 단계; 및상기 식각 마스크를 제거하는 단계를 포함하는 발광 트랜지스터의 제조 방법
|
| 16 |
16
삭제
|
| 17 |
17
제 1 전극; 상기 제 1 전극에 전기적으로 연결되고, 서로 대향하는 제 1 면 및 제 2 면을 갖는 P 형 반도체; 상기 P 형 반도체의 상기 제 1 면 상에 형성된 절연막 및 상기 절연막 상의 게이트 전극; 상기 P 형 반도체의 상기 제 2 면과 PN 접합을 형성하는 N 형 반도체; 및 상기 N 형 반도체에 전기적으로 연결되는 제 2 전극을 포함하며,상기 게이트 전극은 상기 P 형 반도체에 전계를 인가하여 상기 P 형 반도체의 정공 농도 및 페르미 레벨 중 적어도 하나를 제어하고,상기 P 형 반도체는 직접 밴드갭 특성을 갖는 적어도 하나 이상의 P 형 다공성 실리콘 나노 와이어를 포함하고, 상기 N 형 반도체는 N 형 산화 아연 나노 박막을 포함하는 발광 트랜지스터를 포함하는 광학 부재
|
