| 1 |
1
단일 연산 증폭기; 및상기 연산 증폭기와 연결되는 적어도 하나의 커패시터, 적어도 하나의 저항 및 적어도 하나의 스위치를 포함하는 회로(circuit)를 포함하고,상기 적어도 하나의 스위치의 ON/OFF 조절을 통해 신호 전달 특성이 3차 전달함수를 만족하거나 2차 전달함수를 만족하는, 루프 필터
|
| 2 |
2
청구항 1에서,상기 회로는,상기 연산 증폭기의 제1 입력단과 상기 연산 증폭기의 출력단 사이에 서로 직렬로 연결된 제1 커패시터, 제2 커패시터 및 제3 커패시터를 포함하는, 루프 필터
|
| 3 |
3
청구항 1에서,상기 회로는,일단이 상기 루프 필터의 입력 신호가 인가되는 제3 노드와 연결되고, 타단이 상기 연산 증폭기의 제1 입력단과 연결되는 제1 저항;상기 제1 커패시터와 상기 제2 커패시터 사이의 노드인 제1 노드와 일단이 연결된 제2 저항, 제4 저항 및 제6 저항; 및상기 제2 커패시터와 상기 제3 커패시터 사이의 노드인 제2 노드와 일단이 연결된 제3 저항, 제5저항 및 제7저항을 포함하는, 루프 필터
|
| 4 |
4
청구항 3에서,상기 회로는,상기 입력 신호를 반전시켜 출력하는 제1 반전회로; 및상기 연산 증폭기의 출력단으로부터 출력되는 신호를 반전시켜 출력하는 제2 반전회로를 포함하고,상기 제2 저항 및 상기 제3 저항의 타단은 그라운드(ground)에 연결되고,상기 제4 저항의 타단은 상기 연산 증폭기의 출력단에 연결되고,상기 제5 저항의 타단은 상기 제2 반전회로의 출력단에 연결되고,상기 제6 저항의 타단은 상기 제1 반전회로의 출력단에 연결되고,상기 제7 저항의 타단은 상기 제3 노드와 연결되는, 루프 필터
|
| 5 |
5
청구항 4에서,상기 회로는,상기 제1 노드와 상기 제6 저항 사이에 연결된 제1 스위치;상기 제2 노드와 상기 제7 저항 사이에 연결된 제2 스위치;상기 제1 노드와 상기 연산 증폭기의 입력단에 연결되어 상기 제1 커패시터와 병렬로 구성되는 제3 스위치; 및상기 제1 노드와 상기 제2 저항 사이에 연결된 제4 스위치를 더 포함하는, 루프 필터
|
| 6 |
6
청구항 5에서,상기 회로는,상기 제1 스위치, 상기 제2 스위치 및 상기 제4 스위치를 ON하고, 상기 제3 스위치를 OFF하여 상기 3차 전달함수를 만족하는, 루프 필터
|
| 7 |
7
청구항 5에서,상기 회로는,상기 제1 스위치, 상기 제2 스위치 및 상기 제4 스위치를 OFF하고, 상기 제3 스위치를 ON하여 상기 2차 전달함수를 만족하는, 루프 필터
|
| 8 |
8
청구항 5에서,상기 제7 저항은 가변 저항이고,상기 제7 저항을 조절함으로써 상기 적어도 하나의 스위치 조절에 따른 대역폭 변화를 조절하는, 루프 필터
|
| 9 |
9
청구항 5에서,상기 제1 저항, 상기 제6 저항 및 상기 제7 저항 중 적어도 하나는 가변 저항이고, 상기 제1 저항, 상기 제6 저항 및 상기 제7 저항 중 적어도 하나를 조절함으로써 루프 이득이 변경되는, 루프 필터
|
| 10 |
10
청구항 5에서,상기 제4저항 및 상기 제5 저항은 가변 저항이고,상기 제4 저항 및 상기 제5 저항의 가변에 의하여 공진 조건이 조절되는, 루프 필터
|
| 11 |
11
청구항 10에서,상기 루프 필터는,상기 3차 전달함수 또는 상기 2차 전달함수를 만족하도록 상기 적어도 하나의 스위치를 조절하더라도 공진 조건이 유지되는, 루프 필터
|
| 12 |
12
입력 신호 및 아날로그 신호의 차이를 적분하여 출력하는 루프 필터;상기 루프 필터에서 출력되는 신호를 양자화하여 출력하는 양자화기; 및상기 양자화기로부터 출력되는 신호를 디지털-아날로그 변환(digital to analog)하여 상기 아날로그 신호를 출력하는 디지털-아날로그 컨버터(Digital to Analog Convertor, DAC)를 포함하고,상기 루프 필터는,단일 연산 증폭기; 및상기 연산 증폭기와 연결되는 적어도 하나의 커패시터, 적어도 하나의 저항 및 적어도 하나의 스위치를 포함하는 회로(circuit)를 포함하고,상기 적어도 하나의 스위치의 ON/OFF 조절을 통해 신호 전달 특성이 3차 전달함수를 만족하거나 2차 전달함수를 만족하는, 델타 시그마 모듈레이터
|
| 13 |
13
청구항 12에서,상기 회로는,상기 연산 증폭기의 제1 입력단과 상기 연산 증폭기의 출력단 사이에 서로 직렬로 연결된 제1 커패시터, 제2 커패시터 및 제3 커패시터를 포함하는, 델타 시그마 모듈레이터
|
| 14 |
14
청구항 13에서,상기 회로는,일단이 상기 루프 필터의 입력 신호가 인가되는 제3 노드와 연결되고, 타단이 상기 연산 증폭기의 제1 입력단과 연결되는 제1 저항;상기 제1 커패시터와 상기 제2 커패시터 사이의 노드인 제1 노드와 일단이 연결된 제2 저항, 제4 저항 및 제6 저항; 및상기 제2 커패시터와 상기 제3 커패시터 사이의 노드인 제2 노드와 일단이 연결된 제3 저항, 제5저항 및 제7저항을 포함하는, 델타 시그마 모듈레이터
|
| 15 |
15
청구항 14에서,상기 회로는,상기 입력 신호를 반전시켜 출력하는 제1 반전회로; 및상기 연산 증폭기의 출력단으로부터 출력되는 신호를 반전시켜 출력하는 제2 반전회로를 포함하고,상기 제2 저항 및 상기 제3 저항의 타단은 그라운드(ground)에 연결되고,상기 제4 저항의 타단은 상기 연산 증폭기의 출력단에 연결되고,상기 제5 저항의 타단은 상기 제2 반전회로의 출력단에 연결되고,상기 제6 저항의 타단은 상기 제1 반전회로의 출력단에 연결되고,상기 제7 저항의 타단은 상기 제3 노드와 연결되는, 델타 시그마 모듈레이터
|
| 16 |
16
청구항 15에서,상기 회로는,상기 제1 노드와 상기 제6 저항 사이에 연결된 제1 스위치;상기 제2 노드와 상기 제7 저항 사이에 연결된 제2 스위치;상기 제1 노드와 상기 연산 증폭기의 입력단에 연결되어 상기 제1 커패시터와 병렬로 구성되는 제3 스위치; 및상기 제1 노드와 상기 제2 저항 사이에 연결된 제4 스위치를 더 포함하는, 델타 시그마 모듈레이터
|
| 17 |
17
청구항 16에서,상기 회로는,상기 제1 스위치, 상기 제2 스위치 및 상기 제4 스위치를 ON하고,상기 제3 스위치를 OFF하여 상기 3차 전달함수를 만족하는, 델타 시그마 모듈레이터
|
| 18 |
18
청구항 16에서,상기 회로는,상기 제1 스위치, 상기 제2 스위치 및 상기 제4 스위치를 OFF하고,상기 제3 스위치를 ON하여 상기 2차 전달함수를 만족하는, 델타 시그마 모듈레이터
|
| 19 |
19
델타 시그마 모듈레이터를 포함하는 통신 단말에서,상기 델타 시그마 모듈레이터는,단일 연산 증폭기; 및상기 연산 증폭기와 연결되는 적어도 하나의 커패시터, 적어도 하나의 저항 및 적어도 하나의 스위치를 포함하는 회로(circuit)를 포함하고,상기 적어도 하나의 스위치의 ON/OFF 조절을 통해 신호 전달 특성이 3차 전달함수를 만족하거나 2차 전달함수를 만족하는 루프 필터를 포함하는, 통신 단말
|
| 20 |
20
청구항 19에서,상기 회로는,상기 연산 증폭기의 제1 입력단과 상기 연산 증폭기의 출력단 사이에 서로 직렬로 연결된 제1 커패시터, 제2 커패시터 및 제3 커패시터를 포함하는, 통신 단말
|
