| 1 |
1
포락선 검출기를 통과한 후 전압 분배된 파형을 입력 받아 디지털 신호로 변환하는 AD 컨버터;AD 컨버터를 통해 변환된 디지털 신호를 입력 받아 지연된 디지털 신호를 생성하는 딜레이 버퍼;AD 컨버터를 통해 변환된 디지털 신호와 딜레이 버퍼를 통해 지연된 디지털 신호의 대소를 비교하는 비트비교기; 및 비트비교기를 통한 비교 결과에 따라 셋 또는 리셋 신호를 출력하는 SR 래치를 포함하고, 외부 RC 필터를 제거하고 초기 지연 시간으로 인한 데이터 손실 없이 데이터를 복원하기 위해 AD 컨버터 및 비트비교기를 사용하고, 상기 비트비교기는, AD 컨버터를 통해 변환된 디지털 신호와 딜레이 버퍼를 통해 지연된 디지털 신호의 대소를 비교하기 위해, 뺄셈의 결과가 음수일 경우 최종 자리내림 신호가 1로 출력되는 특징을 갖는 전뺄셈기의 자리내림 신호 생성 회로를 이용하는 LSK 복조기 회로
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,AD 컨버터를 통해 변환된 디지털 신호에서 딜레이 버퍼를 통해 지연된 디지털 신호를 뺀 결과가 음수일 경우, 신호가 하강하는 지점인 것을 나타내고,AD 컨버터를 통해 변환된 디지털 신호에서 딜레이 버퍼를 통해 지연된 디지털 신호를 뺀 결과가 양수일 경우, 신호가 상승하는 지점인 것을 나타내는 LSK 복조기 회로
|
| 4 |
4
제1항에 있어서, 상기 SR 래치는, 비트비교기를 통한 비교 결과에 따라 신호가 상승하는 지점일 경우, 셋 신호를 출력하고, 비트비교기를 통한 비교 결과에 따라 신호가 하강하는 지점일 경우, 리셋 신호를 출력하는LSK 복조기 회로
|
| 5 |
5
AD 컨버터가 포락선 검출기를 통과한 후 전압 분배된 파형을 입력 받아 디지털 신호로 변환하는 단계;딜레이 버퍼가 AD 컨버터를 통해 변환된 디지털 신호를 입력 받아 지연된 디지털 신호를 생성하는 단계;비트비교기가 AD 컨버터를 통해 변환된 디지털 신호와 딜레이 버퍼를 통해 지연된 디지털 신호의 대소를 비교하는 단계; 및 SR 래치가 비트비교기를 통한 비교 결과에 따라 셋 또는 리셋 신호를 출력하는 단계를 포함하고, 외부 RC 필터를 제거하고 초기 지연 시간으로 인한 데이터 손실 없이 데이터를 복원하기 위해 AD 컨버터 및 비트비교기를 사용하고, 상기 비트비교기가 AD 컨버터를 통해 변환된 디지털 신호와 딜레이 버퍼를 통해 지연된 디지털 신호의 대소를 비교하는 단계는, AD 컨버터를 통해 변환된 디지털 신호와 딜레이 버퍼를 통해 지연된 디지털 신호의 대소를 비교하기 위해, 뺄셈의 결과가 음수일 경우 최종 자리내림 신호가 1로 출력되는 특징을 갖는 전뺄셈기의 자리내림 신호 생성 회로를 이용하는LSK 복조기 회로 동작 방법
|
| 6 |
6
삭제
|
| 7 |
7
제5항에 있어서,AD 컨버터를 통해 변환된 디지털 신호에서 딜레이 버퍼를 통해 지연된 디지털 신호를 뺀 결과가 음수일 경우, 신호가 하강하는 지점인 것을 나타내고,AD 컨버터를 통해 변환된 디지털 신호에서 딜레이 버퍼를 통해 지연된 디지털 신호를 뺀 결과가 양수일 경우, 신호가 상승하는 지점인 것을 나타내는LSK 복조기 회로 동작 방법
|
| 8 |
8
제5항에 있어서, 상기 SR 래치가 비트비교기를 통한 비교 결과에 따라 셋 또는 리셋 신호를 출력하는 단계는, 비트비교기를 통한 비교 결과에 따라 신호가 상승하는 지점일 경우, 셋 신호를 출력하고, 비트비교기를 통한 비교 결과에 따라 신호가 하강하는 지점일 경우, 리셋 신호를 출력하는LSK 복조기 회로 동작 방법
|
