맞춤기술찾기

이전대상기술

차폐형 게이트 구조의 전력 MOSFET

  • 기술번호 : KST2018010804
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 전력 반도체에 관한 것이다. 본 발명의 일측면에 따르면, 차폐형 게이트 구조를 갖는 전력 반도체가 제공된다. 차폐형 게이트 구조를 갖는 전력 반도체는, 제1 도전형 EPI층, 상기 제1 도전형 EPI층의 상면에 형성된 복수의 제2 도전형 웰, 상기 복수의 제2 도전형 웰에 형성된 제1 도전형 소스 영역, 상기 복수의 제2 도전형 웰 사이에 상기 복수의 제2 도전형 웰보다 깊게 형성된 트렌치, 상기 트렌치의 하부에 형성된 차폐형 게이트, 상기 차폐형 게이트의 상부에 형성된 트렌치 게이트 및 상기 차폐형 게이트 및 상기 트렌치 게이트를 상기 제1 도전형 EPI층 및 상기 복수의 제2 도전형 웰로부터 전기적으로 절연시키기 위해서 상기 차폐형 게이트 및 상기 트렌치 게이트를 둘러싸도록 형성된 게이트 산화막을 포함하되, 상기 차폐형 게이트와 상기 트렌치 게이트는 상기 게이트 산화막에 의해 전기적으로 절연된다.
Int. CL H01L 29/78 (2006.01.01) H01L 29/40 (2006.01.01) H01L 29/10 (2006.01.01)
CPC H01L 29/7813(2013.01) H01L 29/7813(2013.01) H01L 29/7813(2013.01)
출원번호/일자 1020170011238 (2017.01.24)
출원인 극동대학교 산학협력단
등록번호/일자
공개번호/일자 10-2018-0087535 (2018.08.02) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 극동대학교 산학협력단 대한민국 충북 음성군

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 강이구 대한민국 경기도 성남시 분당구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인이지 대한민국 서울특별시 금천구 가산디지털*로 ***(가산동, KCC웰츠밸리) ***-***

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2017.01.24 수리 (Accepted) 1-1-2017-0085492-44
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.02 수리 (Accepted) 4-1-2019-5154911-36
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제1 도전형 EPI층;상기 제1 도전형 EPI층의 상면에 형성된 복수의 제2 도전형 웰;상기 복수의 제2 도전형 웰에 형성된 제1 도전형 소스 영역;상기 복수의 제2 도전형 웰 사이에 상기 복수의 제2 도전형 웰보다 깊게 형성된 트렌치;상기 트렌치의 하부에 형성된 차폐형 게이트;상기 차폐형 게이트의 상부에 형성된 트렌치 게이트; 및상기 차폐형 게이트 및 상기 트렌치 게이트를 상기 제1 도전형 EPI층 및 상기 복수의 제2 도전형 웰로부터 전기적으로 절연시키기 위해서 상기 차폐형 게이트 및 상기 트렌치 게이트를 둘러싸도록 형성된 게이트 산화막을 포함하되, 상기 차폐형 게이트와 상기 트렌치 게이트는 상기 게이트 산화막에 의해 전기적으로 절연되는 차폐형 게이트 구조를 갖는 전력 반도체
2 2
청구항 1에 있어서, 상기 게이트 산화막은, 상기 차폐형 게이트를 둘러싸는 제1 게이트 산화막; 및상기 트렌치 게이트를 둘러싸는 제2 게이트 산화막을 포함하며,상기 제1 게이트 산화막의 두께는 상기 제2 게이트 산화막의 두께보다 큰 차폐형 게이트 구조를 갖는 전력 반도체
3 3
청구항 2에 있어서, 상기 제1 게이트 산화막의 두께는 약 0
4 4
청구항 1에 있어서, 상기 차폐형 게이트의 바닥면은 상기 제2 도전형 웰의 바닥면보다 더 깊게 위치하는 차폐형 게이트 구조를 갖는 전력 반도체
5 5
청구항 1에 있어서, 상기 제2 도전형 웰의 바닥면은 상기 트렌치 게이트의 바닥면보다 더 깊게 위치하는 차폐형 게이트 구조를 갖는 전력 반도체
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.