| 1 |
1
방사선 영상을 처리하는 멀티플렉싱 신호처리 장치에 있어서,방사선을 섬광신호로 변환하는 섬광체 유닛에서 출력된 섬광신호를 전기신호로 변환하는 복수의 광센서가 격자 형태로 배치된 광센서 어레이를 포함하는 광 검출기;상기 광센서 어레이의 각 행(row)을 구성하는 복수의 광센서의 출력신호를 디지털 신호로 변환하는 복수의 비교기를 포함하는 제1 비교기 그룹, 상기 광센서 어레이의 각 열(column)을 구성하는 복수의 광센서의 출력신호를 디지털 신호로 변환하는 복수의 비교기를 포함하는 제2 비교기 그룹, 및 상기 제2 비교기 그룹에 포함된 각 비교기의 출력신호를 서로 다른 지연시간으로 지연시키는 복수의 지연소자를 포함하는 지연소자 그룹을 포함하는 아날로그 신호처리 및 비교기; 및상기 제1 비교기 그룹에 포함된 각 비교기의 출력신호 및 상기 지연소자 그룹에 포함된 각 지연소자의 출력신호를 기초로, 상기 방사선의 반응위치, 반응시간 및 반응 에너지 크기 중 적어도 하나를 결정하는 디지털 신호처리기;를 포함하되,상기 디지털 신호처리기는 논리회로;상기 논리회로와 연결되며, 상기 광센서 어레이의 각 행에 대응하는 복수의 카운터(counter)를 포함하는 카운터 그룹; 및상기 복수의 카운터에 포함된 각 카운터의 출력값을 기초로 상기 방사선의 반응위치, 반응시간 및 반응 에너지 크기 중 적어도 하나를 해석하는 데이터 연산부를 포함하고,상기 논리회로는 상기 제 1 비교기 그룹에 포함된 각 행의 비교기와 대응하도록 접속되며, 제 1 입력단자를 통해 상기 제1 비교기 그룹에 포함된 각 비교기의 출력신호를 입력받고, 제 2 입력단자를 통해 상기 지연소자 그룹에 포함된 각 지연소자의 출력신호를 입력받는 복수의 배타적 논리합(XOR) 연산회로;상기 제1 비교기 그룹에 포함된 각 비교기의 출력단자에 공통으로 접속된 지연소자;제 1 입력단자가 상기 제1 비교기 그룹에 포함된 각 비교기의 출력단자에 공통으로 접속되고, 제 2 입력단자가 상기 지연소자와 접속된 논리합 연산회로; 및상기 각 배타적 논리합 연산회로와 행별로 대응하도록 접속되며, 제 1 입력단자를 통해 상기 배타적 논리합 연산회로의 출력신호를 입력받고, 제 2 입력단자를 통해 상기 논리합 연산회로의 출력신호를 입력받으며, 출력단자가 상기 카운터 그룹의 각 카운터와 행별로 접속된 복수의 논리곱 연산회로를 포함하는 멀티플렉싱 신호처리 장치
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서, 상기 지연소자 그룹에 포함된 각 지연소자는상기 광센서 어레이 내의 열의 위치에 따라 기 결정된 비율로 증가하는 지연 시간을 갖도록 배치된 것인, 멀티플렉싱 신호처리 장치
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
제 1 항에 있어서, 상기 카운터 그룹의 각 카운터는입력되는 신호의 제1 상승단(rising edge), 제2 상승단 및 각 상승단의 지속시간(duration)을 기초로 각 디지털 신호를 특정하는 것인, 멀티플렉싱 신호처리 장치
|
| 7 |
7
제 6 항에 있어서, 상기 입력되는 신호의 제1 상승단의 지속시간은 기 결정된 지연시간에 상응하는 것인, 멀티플렉싱 신호처리 장치
|
| 8 |
8
제 6 항에 있어서, 상기 데이터 연산부는상기 입력되는 신호의 제1 상승단의 지속시간에 대응하는 상기 광센서 어레이의 열을 결정하고, 상기 제1 상승단의 지속시간을 출력한 카운터에 대응하는 행을 결정하며, 상기 결정된 열 및 행을 기초로 상기 방사선의 반응위치를 결정하는 것인, 멀티플렉싱 신호처리 장치
|
| 9 |
9
제 6 항에 있어서, 상기 데이터 연산부는상기 입력되는 신호의 제1 상승단을 기초로 상기 방사선의 반응시간을 결정하는 것인, 멀티플렉싱 신호처리 장치
|
| 10 |
10
제 6 항에 있어서, 상기 데이터 연산부는 상기 입력되는 신호의 제1 상승단 및 상기 제2 상승단 간의 차이시간을 기초로 상기 방사선의 반응 에너지 크기를 결정하는 것인,멀티플렉싱 신호처리 장치
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
| 13 |
13
제 1 항에 있어서, 상기 디지털 신호처리기는 필드 프로그램 가능 게이트 어레이(field programmable gate array, FPGA)로 구현되는 것인, 멀티플렉싱 신호처리 장치
|
