| 1 |
1
전압을 변환하기 위한 장치로부터의 출력전압들 및 상기 출력전압들에 각각 대응하는 기준전압들을 비교하여, 상기 출력전압들에 각각 대응하고 상기 출력전압들의 변화들에 따라 각각이 제 1 논리값 또는 제 2 논리값을 갖는 비교신호들을 출력하기 위한 비교신호 생성부; 및상기 비교신호들 각각의 상기 제 1 논리값 또는 상기 제 2 논리값에 따라 상기 출력전압들 중 적어도 하나가 과도상태에 있음을 나타내는 과도신호 또는 상기 출력전압들 각각이 정상상태에 있음을 나타내는 정상신호를 출력하기 위한 논리회로부를 포함하되,상기 출력전압들이 상기 정상신호 및 상기 과도신호에 기초하여 제어되는 전자회로
|
| 2 |
2
제 1 항에 있어서,상기 비교신호 생성부는,클럭(Clock)의 한 주기 동안, 상기 출력전압들의 전압범위들에 상기 기준전압들이 각각 포함되는지 여부에 따라, 각각이 상기 제 1 논리값 또는 상기 제 2 논리값을 갖는 상기 비교신호들을 출력하기 위한 비교기들을 포함하는 전자회로
|
| 3 |
3
제 1 항에 있어서,상기 논리회로부는,상기 비교신호들 각각의 상기 제 1 논리값 또는 상기 제 2 논리값에 따라 제 3 논리값 또는 제 4 논리값을 갖는 합산신호를 출력하기 위한 입력부;상기 합산신호의 펄스폭(Pulse width)을 제 1 길이만큼 연장시켜 제 1 연장신호를 출력하기 위한 제 1 신호연장부;상기 제 1 연장신호를 수신하고, 클럭에 응답하여 상기 수신된 제 1 연장신호를 출력하기 위한 플립플랍; 및상기 플립플랍의 출력을 반전시켜 제 1 반전신호를 출력하기 위한 제 1 신호반전부를 포함하는 전자회로
|
| 4 |
4
제 3 항에 있어서,상기 제 1 신호연장부는,상기 클럭을 상기 제 1 길이만큼 지연시켜 제 1 지연신호를 출력하기 위한 제 1 지연회로부; 및상기 합산신호 및 상기 제 1 지연신호에 기초하여 상기 제 1 연장신호를 출력하기 위한 제 1 래치를 포함하는 전자회로
|
| 5 |
5
제 4 항에 있어서,상기 제 1 연장신호는,상기 합산신호의 상기 제 3 논리값 및 상기 제 1 지연신호의 제 5 논리값에 응답하여 제 6 논리값을 가지고, 상기 합산신호의 상기 제 4 논리값 및 상기 제 1 지연신호의 제 7 논리값에 응답하여 제 8 논리값을 가지고,상기 합산신호의 상기 제 4 논리값 및 상기 제 1 지연신호의 상기 제 5 논리값에 응답하여 이전 논리값을 유지하고,상기 합산신호의 상기 제 3 논리값 및 상기 제 1 지연신호의 상기 제 7 논리값에 응답하여 상기 제 6 논리값을 가지는 전자회로
|
| 6 |
6
제 3 항에 있어서,상기 논리회로부는 상기 제 1 반전신호의 펄스폭을 제 2 길이만큼 연장시켜 제 2 연장신호를 출력하기 위한 제 2 신호연장부를 더 포함하는 전자회로
|
| 7 |
7
제 6 항에 있어서,상기 제 2 신호연장부는,상기 제 1 반전신호를 반전시켜 제 2 반전신호를 출력하기 위한 제 2 신호반전부;상기 제 1 반전신호를 상기 제 2 길이만큼 지연시켜 제 2 지연신호를 출력하기 위한 제 2 지연회로부; 및상기 제 2 반전신호 및 상기 제 2 지연신호에 기초하여 상기 제 2 연장신호를 출력하기 위한 제 2 래치를 포함하는 전자회로
|
| 8 |
8
제 7 항에 있어서,상기 제 2 연장신호는,상기 제 1 반전신호의 제 9 논리값 및 상기 제 2 지연신호의 제 10 논리값에 응답하여 제 11 논리값을 가지고, 상기 제 1 반전신호의 제 12 논리값 및 상기 제 2 지연신호의 제 13 논리값에 응답하여 제 14 논리값을 가지고,상기 제 1 반전신호의 상기 제 12 논리값 및 상기 제 2 지연신호의 상기 제 10 논리값에 응답하여 이전 논리값을 유지하고,상기 제 1 반전신호의 상기 제 9 논리값 및 상기 제 2 지연신호의 상기 제 13 논리값에 응답하여 상기 제 11 논리값을 가지는 전자회로
|
| 9 |
9
출력단들을 통해 출력되는 출력전압들과 관련된 레귤레이팅 전류를 송신하거나 수신하기 위한 선형 레귤레이터부;상기 출력전압들 및 상기 출력전압들에 각각 대응하는 기준전압들을 비교하여, 상기 출력전압들에 각각 대응하고 상기 출력전압들의 변화들에 따라 각각이 제 1 논리값 또는 제 2 논리값을 갖는 비교신호들을 출력하기 위한 비교신호 생성부; 및상기 비교신호들 각각의 상기 제 1 논리값 또는 상기 제 2 논리값에 따라 상기 출력전압들 중 적어도 하나가 과도상태에 있음을 나타내는 과도신호 또는 상기 출력전압들 각각이 정상상태에 있음을 나타내는 정상신호를 출력하기 위한 논리회로부를 포함하되,상기 선형 레귤레이터부는 상기 정상신호에 응답하여 상기 레귤레이팅 전류를 송신 및 수신하지 않고, 상기 과도신호에 응답하여 상기 레귤레이팅 전류를 송신 또는 수신하는 선형 레귤레이팅 회로
|
| 10 |
10
제 9 항에 있어서,상기 선형 레귤레이터부는, 상기 출력전압들 및 상기 기준전압들을 비교하여 에러정보전류를 출력하기 위한 하나 이상의 에러 증폭기들; 및상기 출력전압들을 출력하기 위해, 상기 에러정보전류를 증폭하여 상기 레귤레이팅 전류를 생성하기 위한 전류제어부를 포함하는 선형 레귤레이팅 회로
|
| 11 |
11
제 10 항에 있어서, 상기 전류제어부는 상기 에러정보전류를 증폭하여 상기 레귤레이팅 전류를 생성하기 위한 AB-클래스 증폭기를 포함하고, 상기 레귤레이팅 전류를 상기 출력단들에 연결된 출력로드들 중 적어도 하나에 공급하거나, 상기 레귤레이팅 전류를 상기 출력로드들 중 적어도 하나로부터 공급받기 위한 선형 레귤레이팅 회로
|
| 12 |
12
출력단들에서 출력되는 출력전압들 및 상기 출력전압들에 각각 대응하는 기준전압들의 비교결과에 따라 생성되는 제 1 논리값 또는 제 2 논리값에 기초하여, 상기 출력전압들 중 적어도 하나가 과도상태임을 나타내는 과도신호 또는 상기 출력전압들 각각이 정상상태임을 나타내는 정상신호를 생성하고, 상기 정상신호 및 상기 과도신호에 기초하여 상기 출력전압들을 제어하기 위한 선형 레귤레이팅 회로부;상기 출력전압들을 생성하는 데에 이용되는 에너지를 저장하기 위한 에너지 저장부;상기 에너지 저장부와 접지단 사이의 연결을 제어하기 위한 접지 스위치부;적어도 하나의 입력단 및 상기 에너지 저장부 사이의 연결을 제어하기 위한 입력 스위치부; 및상기 출력단들에 각각 대응하는 출력로드들과 상기 에너지 저장부 사이의 연결을 제어하기 위한 출력 스위치부를 포함하는 DC-DC 컨버팅 회로
|
| 13 |
13
제 12 항에 있어서,상기 출력전압들 및 상기 기준전압들을 비교하여 상기 접지 스위치부, 상기 입력 스위치부 및 상기 출력 스위치부를 제어하기 위한 스위치 제어부를 더 포함하는 DC-DC 컨버팅 회로
|
| 14 |
14
제 12 항에 있어서, 상기 접지 스위치부는,상기 에너지 저장부에 에너지가 저장될 때, 상기 에너지 저장부와 상기 접지단을 연결하고, 상기 에너지 저장부가 방전될 때 상기 접지단으로부터 상기 에너지 저장부를 연결해제하기 위한 DC-DC 컨버팅 회로
|
| 15 |
15
제 12 항에 있어서,상기 출력 스위치부는,상기 에너지 저장부 및 상기 출력로드들 중 적어도 하나가 에너지를 교환할 경우 상기 에너지 저장부와 상기 출력로드들을 연결하고, 상기 에너지 저장부 및 상기 출력로드들이 에너지를 교환하지 않는 경우 상기 출력로드들로부터 상기 에너지 저장부를 연결해제하기 위한 하나 이상의 출력 스위치들을 포함하는 DC-DC 컨버팅 회로
|
