| 1 |
1
집적된 디지털 로우 드롭-아웃 레귤레이터로서, 상기 레귤레이터에 대한 기준전압과 출력전압에 기초하여 코어스(coarse)와 파인(fine) 여부를 검출하기 위한 검출부;상기 검출부와 연결되고, 상기 레귤레이터에 연결된 부하에 따라 최소화된 과도 응답 시간(TTRAN)을 갖도록 동작될 수 있는 자체 발진 양방향 시프트 레지스터부를 포함하는 제어부; 및상기 제어부와 연결된 복수개의 코어스 스위치들 및 복수개의 파인 스위치들을 포함하고, 상기 검출부에는 로크 범위를 검출하기 위한 로크범위검출부; 및 로크동기화부가 포함되고, 상기 로크 동기화부는 상기 레귤레이터에 연결가능한 부하에 따라 코어스에서 파인으로 또는 파인으로 코어스로의 전이가 가능하게 하며,상기 제어부는 외부로부터의 클록 입력이 제거된 상태이고, 상기 레귤레이터에는 외부 부하 커패시터가 제거된 것을 특징으로 하는 집적된 디지털 로우 드롭-아웃 레귤레이터
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서, 상기 레귤레이터에는 비교부(Logic-Threshold-Triggered-Comparator, LTTC)가 더 포함되고, 상기 LTTC의 출력값에 따라 상기 제어부의 자체 발진 양방향 시프트 레지스터들이 활성화되거나 비활성화되는 것을 특징으로 하는 집적된 디지털 로우 드롭-아웃 레귤레이터
|
| 4 |
4
제 1 항에 있어서, 상기 제어부의 자체 발진 양방향 시프트 레지스터부에는 제 1 레지스터부 및 제 2 레지스터부가 포함되고, 상기 제 1 레지스터부는 코어스(coarse) 64-비트 시프트 레지스터부이고, 상기 제 2 레지스터부는 파인(fine) 32-비트 시프트 레지스터부이며, 각각의 레지스터부에는 시프트 레지스터로 연속된 클록을 생성하여 제공하기 위한 로직(logic)이 내장된 것을 특징으로 하는 집적된 디지털 로우 드롭-아웃 레귤레이터
|
| 5 |
5
제 1 항에 있어서, 상기 복수개의 코어스(coarse) 스위치들 및 복수개의 파인(fine) 스위치들은 PMOS 스위치인 것을 특징으로 하는 집적된 디지털 로우 드롭-아웃 레귤레이터
|
