요약 | 본 발명은 금속-절연체 전이 물질을 포함하는 반도체 소자에 관한 것으로, 게이트 전극, 상기 게이트 전극 상의 절연층, 상기 절연층 상에 배치되고, 서로이격된 제1 및 제2 도전 패턴들, 상기 제1 및 제2 도전 패턴 사이의 반도체층 및 상기 게이트 전극 및 절연층 사이에 배치되는 전이물질층을 포함하되, 상기 전이물질층은 금속-절연체 전이(Metal-Insulator Transition:MIT)물질을 포함하는 반도체 소자가 제공된다. |
---|---|
Int. CL | H01L 49/00 (2006.01.01) H01L 49/02 (2006.01.01) |
CPC | H01L 49/003(2013.01) H01L 49/003(2013.01) |
출원번호/일자 | 1020170026696 (2017.02.28) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | |
공개번호/일자 | 10-2018-0100025 (2018.09.06) 문서열기 |
공고번호/일자 | |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2020.06.04) |
심사청구항수 | 10 |