맞춤기술찾기

이전대상기술

고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법

  • 기술번호 : KST2018014173
  • 담당센터 : 광주기술혁신센터
  • 전화번호 : 062-360-4654
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법에 관한 것으로, 본 발명이 일실시 예에 따른 고성능 저전력 전계효과 트랜지스터 소자의 제조방법은 준비된 기판상에 유전체를 증착 및 패터닝하여 유전층을 형성하는 단계; 상기 유전층의 상부에 u-GaN, n-GaN 및 u-GaN이 순차적으로 증착된 GaN 구조층을 형성하는 단계; 상기 GaN 구조층을 식각하여 선택된 칩 형상으로 패터닝하는 단계; 상기 유전층을 식각하여 제거하는 단계; 상기 유전층의 상부 u-GaN를 식각하여 n-GaN를 노출시키는 단계; 상기 n-GaN를 식각하여 박막의 GaN층을 형성하는 단계; 및 상기 GaN층에 게이트 유전체 증착 및 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Int. CL H01L 29/66 (2006.01.01) H01L 29/778 (2006.01.01) H01L 21/3063 (2006.01.01) H01L 21/306 (2006.01.01)
CPC H01L 29/66462(2013.01) H01L 29/66462(2013.01) H01L 29/66462(2013.01) H01L 29/66462(2013.01)
출원번호/일자 1020170034484 (2017.03.20)
출원인 전남대학교산학협력단
등록번호/일자
공개번호/일자 10-2018-0107393 (2018.10.02) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2017.03.20)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 전남대학교산학협력단 대한민국 광주광역시 북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 류상완 대한민국 광주광역시 북구
2 강진호 대한민국 전라남도 장흥군

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인아이엠 대한민국 서울특별시 강남구 봉은사로 ***, ***호 (역삼동, 혜전빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 전남대학교산학협력단 광주광역시 북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2017.03.20 수리 (Accepted) 1-1-2017-0271780-52
2 선행기술조사의뢰서
Request for Prior Art Search
2017.05.15 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2017.08.01 발송처리완료 (Completion of Transmission) 9-6-2017-0116822-50
4 의견제출통지서
Notification of reason for refusal
2017.08.10 발송처리완료 (Completion of Transmission) 9-5-2017-0557718-18
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2017.09.27 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2017-0944585-52
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2017.09.27 수리 (Accepted) 1-1-2017-0944618-71
7 의견제출통지서
Notification of reason for refusal
2018.02.23 발송처리완료 (Completion of Transmission) 9-5-2018-0131432-10
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.03.12 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-0245450-81
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.03.30 수리 (Accepted) 4-1-2018-5056463-72
10 거절결정서
Decision to Refuse a Patent
2018.08.21 발송처리완료 (Completion of Transmission) 9-5-2018-0565962-19
11 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)
2018.09.20 보정승인 (Acceptance of amendment) 1-1-2018-0941557-04
12 등록결정서
Decision to Grant Registration
2018.10.19 발송처리완료 (Completion of Transmission) 9-5-2018-0710505-25
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
준비된 기판상에 유전체를 증착 및 패터닝하여 유전층을 형성하는 단계;상기 유전층의 상부에 u-GaN, n-GaN 및 u-GaN이 순차적으로 증착된 GaN 구조층을 형성하는 단계;상기 GaN 구조층을 식각하여 선택된 칩 형상으로 패터닝하는 단계;상기 유전층을 식각하여 제거하는 단계;상기 유전층이 제거된 공간에 KOH용액을 주입하여 상기 유전층의 상부 u-GaN를 식각하여 n-GaN를 노출시키는 단계;전기화학적 에칭을 이용하여 상기 n-GaN를 선택적으로 식각하여 박막의 GaN층을 형성하는 단계; 및상기 GaN층에 게이트 유전체 증착 및 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
2 2
제 1 항에 있어서,상기 유전층은 SiO2 또는 SiNx 인 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
3 3
제 2 항에 있어서, 상기 유전층은 10㎛ 이하의 폭을 갖는 스트라이프 형상인 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
4 4
제 1 항에 있어서,상기 GaN 구조층을 식각하여 선택된 칩 형상으로 패터닝하는 단계는, cl2 플라즈마 가스 기반 RIE 식각공정을 이용하는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
5 5
제 1 항에 있어서,상기 유전층을 식각하여 제거하는 단계는, HF를 에천트로 이용한 습식식각으로 제거되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
6 6
제 1 항에 있어서,상기 GaN층은 u-GaN단일층, GaN/InGaN, GaN/AlGaN, GaN/AlN/AlGaN, GaN/AlGaN/GaN, GaN/InGaN/GaN으로 이루어진 군에서 선택된 어느 하나를 이용하는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
7 7
제 1 항에 있어서, 상기 게이트 유전체는 Al2O3, SiO2, HfO 및 ZrO2로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
8 8
제 1 항에 있어서,상기 전극은 소스, 게이트 및 드레인으로 이루어지며, 상기 게이트 전극은 채널층인 상기 GaN층 전면을 감싸도록 콜로이드 메탈 파티클 입자로 코팅되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
9 9
제 1 항에 있어서,상기 GaN 구조층은 복수 개가 순차적으로 적층되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
10 10
준비된 기판상에 유전체를 증착 및 칩 형상으로 패터닝된 유전층을 형성하는 단계;상기 유전층의 상부에 u-GaN, n-GaN 및 u-GaN를 상기 칩 형상으로 순차적으로 증착하여 GaN 구조층을 형성하는 단계;상기 유전층을 식각하여 제거하는 단계;상기 유전층이 제거된 공간에 KOH용액을 주입하여 상기 유전층의 상부 u-GaN를 식각하여 n-GaN를 노출시키는 단계;전기화학적 에칭을 이용하여 상기 n-GaN를 선택적으로 식각하여 박막의 GaN층을 형성하는 단계; 및상기 GaN층에 게이트 유전체 증착 및 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
11 11
제 10 항에 있어서,상기 유전층은 SiO2 또는 SiNx 인 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
12 12
제 10 항에 있어서,상기 유전층을 식각하여 제거하는 단계는, HF를 에천트로 이용한 습식식각으로 제거되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
13 13
제 10 항에 있어서,상기 GaN층은 u-GaN단일층, GaN/InGaN, GaN/AlGaN, GaN/AlN/AlGaN, GaN/AlGaN/GaN, GaN/InGaN/GaN으로 이루어진 군에서 선택된 어느 하나를 이용하는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
14 14
제 10 항에 있어서, 상기 게이트 유전체는 Al2O3, SiO2, HfO 및 ZrO2로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
15 15
제 10 항에 있어서,상기 전극은 소스, 게이트 및 드레인으로 이루어지며, 상기 게이트 전극은 채널층인 상기 GaN층 전면을 감싸도록 콜로이드 메탈 파티클 입자로 코팅되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
16 16
제 10 항에 있어서,상기 GaN 구조층은 복수 개가 순차적으로 적층되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
17 17
삭제
18 18
삭제
19 19
삭제
20 20
삭제
21 21
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 전남대학교 산학협력단 중견연구자지원사업 유연기판 위에 구현된 고효율 GaN기반 압전 나노발전기 제작 연구