1 |
1
준비된 기판상에 유전체를 증착 및 패터닝하여 유전층을 형성하는 단계;상기 유전층의 상부에 u-GaN, n-GaN 및 u-GaN이 순차적으로 증착된 GaN 구조층을 형성하는 단계;상기 GaN 구조층을 식각하여 선택된 칩 형상으로 패터닝하는 단계;상기 유전층을 식각하여 제거하는 단계;상기 유전층이 제거된 공간에 KOH용액을 주입하여 상기 유전층의 상부 u-GaN를 식각하여 n-GaN를 노출시키는 단계;전기화학적 에칭을 이용하여 상기 n-GaN를 선택적으로 식각하여 박막의 GaN층을 형성하는 단계; 및상기 GaN층에 게이트 유전체 증착 및 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
2 |
2
제 1 항에 있어서,상기 유전층은 SiO2 또는 SiNx 인 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
3 |
3
제 2 항에 있어서, 상기 유전층은 10㎛ 이하의 폭을 갖는 스트라이프 형상인 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
4 |
4
제 1 항에 있어서,상기 GaN 구조층을 식각하여 선택된 칩 형상으로 패터닝하는 단계는, cl2 플라즈마 가스 기반 RIE 식각공정을 이용하는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
5 |
5
제 1 항에 있어서,상기 유전층을 식각하여 제거하는 단계는, HF를 에천트로 이용한 습식식각으로 제거되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
6 |
6
제 1 항에 있어서,상기 GaN층은 u-GaN단일층, GaN/InGaN, GaN/AlGaN, GaN/AlN/AlGaN, GaN/AlGaN/GaN, GaN/InGaN/GaN으로 이루어진 군에서 선택된 어느 하나를 이용하는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
7 |
7
제 1 항에 있어서, 상기 게이트 유전체는 Al2O3, SiO2, HfO 및 ZrO2로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
8 |
8
제 1 항에 있어서,상기 전극은 소스, 게이트 및 드레인으로 이루어지며, 상기 게이트 전극은 채널층인 상기 GaN층 전면을 감싸도록 콜로이드 메탈 파티클 입자로 코팅되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
9 |
9
제 1 항에 있어서,상기 GaN 구조층은 복수 개가 순차적으로 적층되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
10 |
10
준비된 기판상에 유전체를 증착 및 칩 형상으로 패터닝된 유전층을 형성하는 단계;상기 유전층의 상부에 u-GaN, n-GaN 및 u-GaN를 상기 칩 형상으로 순차적으로 증착하여 GaN 구조층을 형성하는 단계;상기 유전층을 식각하여 제거하는 단계;상기 유전층이 제거된 공간에 KOH용액을 주입하여 상기 유전층의 상부 u-GaN를 식각하여 n-GaN를 노출시키는 단계;전기화학적 에칭을 이용하여 상기 n-GaN를 선택적으로 식각하여 박막의 GaN층을 형성하는 단계; 및상기 GaN층에 게이트 유전체 증착 및 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
11 |
11
제 10 항에 있어서,상기 유전층은 SiO2 또는 SiNx 인 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
12 |
12
제 10 항에 있어서,상기 유전층을 식각하여 제거하는 단계는, HF를 에천트로 이용한 습식식각으로 제거되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
13 |
13
제 10 항에 있어서,상기 GaN층은 u-GaN단일층, GaN/InGaN, GaN/AlGaN, GaN/AlN/AlGaN, GaN/AlGaN/GaN, GaN/InGaN/GaN으로 이루어진 군에서 선택된 어느 하나를 이용하는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
14 |
14
제 10 항에 있어서, 상기 게이트 유전체는 Al2O3, SiO2, HfO 및 ZrO2로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
15 |
15
제 10 항에 있어서,상기 전극은 소스, 게이트 및 드레인으로 이루어지며, 상기 게이트 전극은 채널층인 상기 GaN층 전면을 감싸도록 콜로이드 메탈 파티클 입자로 코팅되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
16 |
16
제 10 항에 있어서,상기 GaN 구조층은 복수 개가 순차적으로 적층되는 것을 특징으로 하는 고성능 저전력 전계효과 트랜지스터 소자 및 이의 제조방법
|
17 |
17
삭제
|
18 |
18
삭제
|
19 |
19
삭제
|
20 |
20
삭제
|
21 |
21
삭제
|