맞춤기술찾기

이전대상기술

클럭 버스 라인을 이용하여 클럭 동기화를 수행하는 발진기 시스템

  • 기술번호 : KST2018014217
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은, 클럭 버스 라인이라는 새로운 타입의 버스 라인을 도입하여 복수 개의 발진기의 클럭 동기화를 수행할 수 있는 발진기 시스템에 관한 것이다. 구체적으로 본 발명은, 제 1 클럭 신호를 생성하는 제 1 오실레이터, 제 2 클럭 신호를 생성하는 제 2 오실레이터, 및 상기 제 1 및 제 2 오실레이터는 복수 개의 반전 증폭기의 2차원 또는 3차원의 프랙탈 구조(fractal structure)로 구성되며, 상기 제 1 오실레이터 상의 제 1 노드와, 상기 특정 노드에 대응되는 제 2 오실레이터 상의 제 2 노드를 연결하는 클럭 버스 라인(Clock Bus line)을 포함하는, 발진기 시스템에 관한 것이다.
Int. CL H03K 3/03 (2006.01.01) H03K 5/135 (2006.01.01) G06F 1/12 (2006.01.01) H03L 7/00 (2006.01.01)
CPC H03K 3/0315(2013.01) H03K 3/0315(2013.01) H03K 3/0315(2013.01) H03K 3/0315(2013.01)
출원번호/일자 1020170047164 (2017.04.12)
출원인 한림대학교 산학협력단
등록번호/일자
공개번호/일자 10-2018-0115033 (2018.10.22) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2017.04.12)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한림대학교 산학협력단 대한민국 강원도 춘천시 한림

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 문규 대한민국 강원도 춘천시 소
2 허강인 대한민국 경기도 고양시 덕양구
3 김성진 대한민국 경기도 가평군
4 김현수 대한민국 서울특별시 성북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김남혁 대한민국 서울특별시 강남구 영동대로 ***, *층 (대치동, 세원빌딩)(국제특허본)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한림대학교 산학협력단 강원도 춘천시 한림
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2017.04.12 수리 (Accepted) 1-1-2017-0355573-55
2 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2017.04.14 수리 (Accepted) 1-1-2017-0368108-42
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.03.06 수리 (Accepted) 4-1-2018-5038639-99
4 의견제출통지서
Notification of reason for refusal
2018.04.02 발송처리완료 (Completion of Transmission) 9-5-2018-0226680-21
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2018.06.01 수리 (Accepted) 1-1-2018-0543203-22
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2018.06.27 수리 (Accepted) 1-1-2018-0629695-55
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.06.27 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-0629704-89
8 등록결정서
Decision to grant
2018.10.10 발송처리완료 (Completion of Transmission) 9-5-2018-0688323-50
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제 1 클럭 신호(Clock signal)를 생성하는 제 1 오실레이터;제 2 클럭 신호를 생성하는 제 2 오실레이터; 및상기 제 1 및 제 2 오실레이터는 서로 동일한 구조로 구성되되, 복수 개의 반전 증폭기의 2차원 또는 3차원의 프랙탈 구조(fractal structure)로 구성되며,상기 제 1 오실레이터 상의 제 1 노드와, 상기 제 1 노드와 동위상인 제 2 오실레이터 상의 제 2 노드를 연결하는 클럭 버스 라인(Clock Bus line)을 포함하고,상기 제 1 및 제 2 링오실레이터는 각각 서로 다른 2개의 칩의 발진기로 각각 사용되며, 상기 클럭 버스 라인은, 상기 제 1오실레이터의 제 1 내지 제 3 꼭지점 노드와, 상기 제 1내지 제 3꼭지점 노드와 각각 동위상인 상기 제 2오실레이터의 제 4 내지 제 6 꼭지점 노드를 각각 연결하는 제 1 내지 제 3 클럭 버스 라인을 포함함으로써, 상기 2개의 칩에 공급되는 전압의 차이가 발생하더라도 상기 3개의 클럭 버스 라인의 연결에 의해 상기 제1 오실레이터와 상기 제 2 오실레이터가 동일한 주파수 및 위상으로 발진하도록 동기화하는 것을 특징으로 하는,발진기 시스템
2 2
제 1 항에 있어서,상기 프랙탈 구조는 반도체 칩상에 서로 120°의 위상차를 갖도록 세 개의 노드를 포함하여 이루어진 환상발진기 형태의 구조를 기본 단위(unit)으로 하는 것을 특징으로 하는,발진기 시스템
3 3
제 2 항에 있어서,상기 기본 단위의 상기 세 개의 노드는 제 1 내지 제 3 반전 증폭기에 의해 삼각형 형태를 형성되는 것을 특징으로 하는,발진기 시스템
4 4
제 3 항에 있어서,상기 세 개의 노드는,상기 제 1 반전 증폭기의 입력단과 상기 제 3 반전 증폭기의 출력단이 연결되어 형성하는 제 1 노드,상기 제 2 반전 증폭기의 입력단과 상기 제 1 반전 증폭기의 출력단이 연결되어 형성하는 제 2 노드, 및상기 제 3 반전 증폭기의 입력단과 상기 제 2 반전 증폭기의 출력단이 연결되어 형성하는 제 3 노드로 구성되는,발진기 시스템
5 5
제 2 항에 있어서,상기 프랙탈 구조는,세 개의 노드가 삼각형 형태로 형성되는 복수 개의 기본 단위가 2차원 또는 3차원으로 반복적으로 연결되는 것을 특징으로 하는,발진기 시스템
6 6
제 5 항에 있어서,상기 프랙탈 구조에 있어서 기본 단위의 개수는,첫째항이 1이고 공차가 1인 등차수열의 합으로 형성되는 것을 특징으로 하는,발진기 시스템
7 7
제 6 항에 있어서,상기 기본 단위의 개수는,이고, n은 정수인 것을 특징으로 하는,발진기 시스템
8 8
제 5 항에 있어서, 상기 프랙탈 구조는,제 1 내지 제 3 기본 단위를 포함하고,상기 제 1 기본 단위의 노드와 상기 제 2 기본 단위의 노드가 연결되어 제 4 노드를 형성하고,상기 제 2 기본 단위의 노드와 상기 제 3 기본 단위의 노드가 연결되어 제 5 노드를 형성하며,상기 제 3 기본 단위의 노드와 상기 제 1 기본 단위의 노드가 연결되어 제 6 노드를 형성하는 것을 특징으로 하는,발진기 시스템
9 9
제 1 항에 있어서,상기 제 1 및 제 2 오실레이터는 동일한 주파수 및 동일한 위상을 갖는 것을 특징으로 하는,발진기 시스템
10 10
제 1 항에 있어서,상기 프랙탈 구조는 전체로서 삼각형 형상을 형성하는 것을 특징으로 하는,발진기 시스템
11 11
제 10 항에 있어서,상기 프랙탈 구조는 형성하는 제 1 및 제 2 링오실레이터는 각각 30개의 반전 증폭기로 구성되는 것을 특징으로 하는,발진기 시스템
12 12
삭제
13 13
제 1 항에 있어서,상기 서로 다른 2개의 칩은 적어도 세 개의 클럭 버스 라인에 의해서 연결되는 것을 특징으로 하는,발진기 시스템
14 14
제 1 항에 있어서,상기 제 1 및 제 2 링오실레이터는 CMOS(Complementary metal-oxide-semiconductor)로 레이아웃 되는 것을 특징으로 하는,발진기 시스템
15 15
제 1 항에 있어서,상기 제 1 및 제 2 링오실레이터의 구조는 홀수 개의 반전 증폭기가 직렬로 연결된 형태인 것을 특징으로 하는,발진기 시스템
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.