| 1 |
1
반도체 기판의 표면 상에 형성되고, 스위칭 동작을 통해 전하의 충방전 경로를 형성하는 전하 제어부;상기 전하 제어부에 연결되고, 상기 반도체 기판으로부터 함몰되어 형성되며, 전하의 충전 또는 방전을 통해 저항이 변경되는 전하 저장부; 및상기 전하 저장부를 중심으로 상기 전하 제어부에 대향하는 위치의 상기 반도체 기판 상에 형성되며, 스위칭 동작을 통해 상기 전하 저장부에 전하를 충전하기 위한 충전 전압을 인가하거나, 상기 변경된 저항에 따른 읽기 동작을 수행하기 위한 바이어스 인가부를 포함하고,상기 전하 저장부는,배선 라인을 통해 상기 전하 제어부와 연결되고, 상기 반도체 기판의 표면으로부터 내부로 함몰된 영역에 형성되며, 전하가 충전 또는 방전되는 전하 저장층;상기 전하 저장층의 측벽 및 저면을 따라 형성된 절연성의 전하 차단층;상기 반도체 기판의 표면으로부터 상기 전하 차단층의 측벽을 따라 형성되며, 고농도로 도핑되고, 상기 반도체 기판의 표면 상에 형성된 출력 단자에 연결된 출력 도핑층;상기 출력 도핑층에 대향하는 위치에 형성되고, 고농도로 도핑되며, 상기 바이어스 인가부와 연결된 입력 도핑층; 및상기 출력 도핑층과 상기 입력 도핑층에 연결되고, 상기 전하 차단층의 측벽 또는 하부 영역에 형성되어 상기 전하 저장층에서의 충전 또는 방전에 의해 저항이 변경되는 채널층을 포함하는 것을 특징으로 하는 반도체 소자
|
| 2 |
2
제1항에 있어서, 상기 전하 제어부는 상기 반도체 기판 상에 형성된 절연층;상기 절연층 상에 형성된 p-n 접합 구조를 가지는 박막 반도체층; 및상기 박막 반도체층 상 형성된 제어 게이트층을 포함하는 것을 특징으로 하는 반도체 소자
|
| 3 |
3
제2항에 있어서, 상기 박막 반도체층은상기 절연층 상에 형성된 n+의 고농도로 도핑된 제1 박막 도핑층, 상기 제1 박막 도핑층과 접하고, n-의 저농도로 도핑된 제2 박막 도핑층, 및 상기 제2 박막 도핑층과 접하고, p+의 고농도로 도핑된 제3 박막 도핑층을 포함하는 것을 특징으로 하는 반도체 소자
|
| 4 |
4
삭제
|
| 5 |
5
제3항에 있어서, 상기 바이어스 인가부는상기 반도체 기판 상에 형성된 바이어스 게이트층; 및상기 바이어스 게이트층의 측면 및 상기 반도체 기판의 표면으로부터 내부를 향해 형성된 바이어스 도핑층을 포함하고,상기 바이어스 인가부는 상기 입력 도핑층을 도핑 영역으로 공유하여 NMOS 트랜지스터 구조를 가지는 것을 특징으로 하는 반도체 소자
|
| 6 |
6
제5항에 있어서, 상기 바이어스 인가부는 턴온되고, 상기 제1 박막 도핑층은 접지되며, 상기 바이어스 도핑층에 충전 전압이 인가되어, 상기 박막 반도체층으로부터 상기 전하 저장층으로 전자가 이동하여 충전 동작이 수행되는 것을 특징으로 하는 반도체 소자
|
| 7 |
7
제6항에 있어서, 상기 충전 동작은 전자가 상기 전하 저장층에 저장되는 것을 특징으로 하는 반도체 소자
|
| 8 |
8
제7항에 있어서, 상기 충전 동작에 의해 상기 채널층의 저항은 감소하는 것을 특징으로 하는 반도체 소자
|
| 9 |
9
제5항에 있어서, 상기 전하 제어부는 턴온되고, 상기 제1 박막 도핑층에는 방전 전압이 인가되어 상기 전하 저장층의 전하가 상기 전하 제어부를 통해 방전되는 방전 동작이 수행되는 것을 특징으로 하는 반도체 소자
|
| 10 |
10
제9항에 있어서, 상기 방전 동작에 의해 상기 채널층의 저항은 증가하는 것을 특징으로 하는 반도체 소자
|
| 11 |
11
제5항에 있어서, 상기 바이어스 인가부는 턴온되고, 상기 바이어스 도핑층에는 읽기 전압이 인가되는 것을 특징으로 하는 반도체 소자
|
| 12 |
12
삭제
|
| 13 |
13
제3항에 있어서, 상기 바이어스 인가부는상기 반도체 기판 상에 형성된 제2 절연층;상기 제2 절연층 상에 형성된 제2 박막 반도체층; 및상기 제2 박막 반도체층 상에 형성된 바이어스 게이트층을 포함하는 것을 특징으로 하는 반도체 소자
|
| 14 |
14
제13항에 있어서, 상기 전하 저장부의 상기 입력 도핑층은 입력 컨택에 의해 상기 바이어스 인가부와 전기적으로 연결되는 것을 특징으로 하는 반도체 소자
|
| 15 |
15
제14항에 있어서, 상기 제2 박막 반도체층은 상기 제2 절연층 상에 형성된 n+의 고농도로 도핑된 제4 박막 도핑층, 상기 제4 박막 도핑층과 접하고, n-의 저농도로 도핑된 제5 박막 도핑층, 및 상기 제5 박막 도핑층과 접하고, p+의 고농도로 도핑되며 상기 입력 컨택과 연결된 제6 박막 도핑층을 포함하는 것을 특징으로 하는 반도체 소자
|
