| 1 |
1
반도체 기판;상기 반도체 기판 상에 형성되어 가중치를 저장하기 위한 저장 트랜지스터; 및상기 반도체 기판 상에 형성되며, 상기 저장 트랜지스터와 비트라인을 전기적으로 연결 또는 개방하는 선택 트랜지스터를 포함하고,상기 선택 트랜지스터의 턴온에 의해 상기 저장 트랜지스터는 가중치를 저장, 소멸 및 읽기 동작을 수행하는 것을 특징으로 하는 가중치 소자
|
| 2 |
2
제1항에 있어서,상기 선택 트랜지스터는 제1 전압과 연결되어 온/오프 동작을 수행하기 위한 제1 게이트 구조물;상기 반도체 기판 하부에 매립되어 형성되고, 상기 제1 게이트 구조물의 주변부에 형성되는 비트라인; 및상기 반도체 기판 상에 형성되고, 상기 제1 게이트 구조물의 주변부에 형성되는 제1 도핑 영역을 포함하고,상기 제1 도핑영역은 상기 저장 트랜지스터와 공유되는 것을 특징으로 하는 가중치 소자
|
| 3 |
3
제2항에 있어서,상기 제1 게이트 구조물은 상기 반도체 기판의 트렌치에 형성된 선택 절연막; 및상기 선택 절연막 상에 형성되고, 상기 반도체 기판의 트렌치를 채우는 워드라인을 포함하는 것을 특징으로 하는 가중치 소자
|
| 4 |
4
제1항에 있어서,상기 저장 트랜지스터는, 제2 전압과 연결되고, 가중치의 저장 또는 소멸 동작을 수행하는 제2 게이트 구조물;상기 반도체 기판 상의 상기 제2 게이트 구조물의 주변부에 형성되고, 상기 선택 트랜지스터와 공유하는 제1 도핑 영역;상기 제2 게이트 구조물을 중심으로 제1 도핑영역에 대향하는 제2 도핑영역; 및상기 제2 게이트 구조물 하부에 형성되어 상기 제1 도핑 영역과 상기 제2 도핑 영역을 전기적으로 연결하는 저장 트랜지스터 채널을 포함하는 것을 특징으로 하는 가중치 소자
|
| 5 |
5
제4항에 있어서,상기 제2 게이트 구조물은 상기 반도체 기판 상에 형성된 터널절연막층;상기 터널절연막층 상에 형성되고, 가중치의 저장 또는 소멸 동작에 따라 전하가 저장되거나 배출되는 전하저장층;상기 전하저장층 상에 형성된 제어절연막층; 및상기 제어절연막층 상에 형성된 제어 게이트 전극을 포함하는 것을 특징으로 하는 가중치 소자
|
| 6 |
6
반도체 기판, 상기 반도체 기판 상에 형성되어 가중치를 저장하기 위한 저장 트랜지스터 및 상기 반도체 기판 상에 형성되며, 상기 저장 트랜지스터와 비트라인을 전기적으로 연결 또는 개방하는 선택 트랜지스터를 포함하는 가중치 소자의 작동 방법에 있어서,상기 선택 트랜지스터를 턴온하고, 상기 저장 트랜지스터의 제2 게이트 구조물에 학습된 가중치를 저장하는 단계; 및상기 선택 트랜지스터를 턴온하고, 상기 저장 트랜지스터에 기준 전압을 인가하여 제2 게이트 구조물 하부에 형성된 저장 트랜지스터 채널의 저항 또는 전도도를 읽는 단계를 포함하는 것을 특징으로 하는 가중치 소자의 작동 방법
|
| 7 |
7
제6항에 있어서,상기 선택 트랜지스터를 턴온하고, 상기 저장 트랜지스터의 제2 게이트 구조물에 학습된 가중치를 저장하는 단계는,상기 비트라인을 접지하고, 상기 제2 게이트 구조물에 인가되는 제2 전압에 양의 전압을 인가하여 상기 제2 게이트 구조물에 전하를 저장하는 것을 특징으로 하는 가중치 소자의 작동 방법
|
| 8 |
8
제7항에 있어서,상기 제2 게이트 구조물에 인가되는 제2 전압은 크기, 펄스 폭 및 펄스 레이트 중 어느 하나를 조절하여 멀티-레벨의 전하 저장이 가능한 것을 특징으로 하는 가중치 소자의 작동 방법
|
| 9 |
9
제6항에 있어서,상기 선택 트랜지스터를 턴온하고, 상기 저장 트랜지스터의 제2 게이트 구조물에 학습된 가중치를 저장하는 단계는,상기 제2 게이트 구조물을 접지하고, 상기 비트라인에 양의 전압을 인가하여 상기 제2 게이트 구조물에 저장된 전하를 배출하는 것을 특징으로 하는 가중치 소자의 작동 방법
|
| 10 |
10
제9항에 있어서,상기 비트라인에 인가되는 양의 전압의 크기, 펄스 폭 및 펄스 레이트 중 어느 하나를 조절하여 멀티-레벨의 전하 배출이 가능한 것을 특징으로 하는 가중치 소자의 작동 방법
|
| 11 |
11
제6항에 있어서,상기 선택 트랜지스터를 턴온하고, 상기 저장 트랜지스터에 기준 전압을 인가하여 제2 게이트 구조물 하부에 형성된 저장 트랜지스터 채널의 저항 또는 전도도를 읽는 단계는,상기 제2 게이트 구조물에 기준 전압을 인가하고, 상기 비트라인에 읽기 전압을 인가하고, 상기 저장 트랜지스터의 드레인 영역을 형성하는 제2 도핑 영역에 아날로그-디지탈 변환 회로를 연결하여 멀티-레벨의 가중치 값을 디지털 신호로 읽는 것을 특징으로 하는 가중치 소자의 작동 방법
|
| 12 |
12
제6항에 있어서,상기 선택 트랜지스터를 턴온하고, 상기 저장 트랜지스터에 기준 전압을 인가하여 제2 게이트 구조물 하부에 형성된 저장 트랜지스터 채널의 저항 또는 전도도를 읽는 단계는,상기 제2 게이트 구조물에 기준 전압을 인가하고, 상기 저장 트랜지스터의 드레인 영역을 형성하는 제2 도핑 영역에 읽기 전압을 인가하고, 상기 비트라인에 아날로그-디지탈 변환 회로를 연결하여 멀티-레벨의 가중치 값을 디지털 신호로 읽는 것을 특징으로 하는 가중치 소자의 작동 방법
|
| 13 |
13
제6항에 있어서,상기 선택 트랜지스터를 턴온하고, 상기 저장 트랜지스터에 기준 전압을 인가하여 제2 게이트 구조물 하부에 형성된 저장 트랜지스터 채널의 저항 또는 전도도를 읽는 단계의 기준 전압은 0V인 것을 특징으로 하는 가중치 소자의 작동 방법
|
