| 1 |
1
제1 캐리어 기판(carrier substrate) 상에 적어도 하나 이상의 반도체 소자(semiconductor device)를 형성하는 단계;상기 반도체 소자를 적어도 하나 이상 포함하는 반도체 소자 어레이(semiconductor device array)를 분리하여 반도체 소자 어레이 패턴을 형성하는 단계; 상기 반도체 소자 어레이 패턴(semiconductor device array pattern)을 상기 제1 캐리어 기판으로부터 박리(release)시키는 단계; 및제2 캐리어 기판 상에 스트레처블 기판(stretchable substrate)을 형성하는 단계;상기 박리된 반도체 소자 어레이 패턴을 상기 스트레처블 기판 상에 전사(transfer)하는 단계를 포함하는 것을 특징으로 하는 스트레처블 전자 소자(stretchable electronic device)의 제조 방법
|
| 2 |
2
제1항에 있어서,상기 스트레처블 전자 소자는,상기 스트레처블 기판 상에 상기 반도체 소자 어레이 패턴이 적어도 하나 이상 배치되는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 3 |
3
제1항에 있어서,상기 반도체 소자 어레이 패턴은 500μm 내지 5000μm 의 폭을 갖는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 4 |
4
제2항에 있어서,상기 박리된 반도체 소자 어레이 패턴을 상기 스트레처블 기판 상에 전사(transfer)하는 상기 단계는,상기 반도체 소자 어레이 패턴이 상기 스트레처블 기판 상에 500μm 내지 5000 μm의 간격을 갖도록 전사되는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 5 |
5
제1항에 있어서,상기 반도체 소자 어레이 패턴은,스프라이프(stripe), 다각형(polygons) 및 원형(circle) 중 적어도 어느 하나의 패턴으로 형성하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 6 |
6
제1항에 있어서,상기 반도체 소자는,박막 트랜지스터, 캐패시터(capacitor), 다이오드(diode), 발광소자(light emitting device), 능동형 유기 발광 소자(AMOLED, Active Matrix Organic Light-Emitting Diode), 유기발광소자(organic light emitting device), 능동형 앙자점 발광 소자(Active Matrix Quantum dot Light-Emitting Diode), 양자점 발광 소자(Quantum dot light-emitting diodes), 디스플레이(Display), 이차전지(secondary cell), 압전소자(piezoelectric element), 센서(sensor) 및 태양전지(solar battery) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 7 |
7
제1항에 있어서,상기 반도체 소자를 적어도 하나 이상의 포함하는 반도체 소자 어레이를 분리하여 반도체 소자 어레이 패턴을 형성하는 상기 단계는,레이저를 이용하여 상기 반도체 소자 어레이를 분리하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 8 |
8
제1항에 있어서,상기 제2 캐리어 기판 상에 스트레처블 기판(stretchable substrate)을 형성하는 상기 단계는,상기 제2 캐리어 기판 상에 지지층(supporting layer)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 9 |
9
제1항에 있어서,상기 제2 캐리어 기판 상에 스트레처블 기판(stretchable substrate)을 형성하는 상기 단계는,상기 스트레처블 기판 상에 접착층(adhesive layer)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 10 |
10
제1항에 있어서,상기 제1 캐리어 기판 상에 적어도 하나 이상의 반도체 소자를 형성하는 상기 단계는,상기 제1 캐리어 기판 상에 플렉서블 기판(flexible substrate)을 형성하는 단계;상기 플렉서블 기판 상에 제1 게이트 전극을 형성하는 단계;상기 제1 게이트 전극 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 상기 제1 게이트 전극과 대응되도록 산화물 반도체층을 형성하는 단계;상기 산화물 반도체층의 일측에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 드레인 전극 상에 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 11 |
11
제10항에 있어서, 상기 제1 캐리어 기판 상에 플렉서블 기판을 형성하는 상기 단계는,상기 제1 캐리어 기판 상에 지지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 12 |
12
제10항에 있어서, 상기 제1 캐리어 기판 상에 플렉서블 기판을 형성하는 상기 단계는,상기 플렉서블 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 13 |
13
제10항에 있어서, 상기 산화물 반도체층의 일측에 소스 전극 및 드레인 전극을 형성하는 상기 단계는,상기 산화물 반도체층 상에 식각 정지막(Etch Stopper Layer)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 14 |
14
제10항에 있어서, 상기 소스 전극 및 드레인 전극 상에 패시베이션층을 형성하는 상기 단계는,상기 패시베이션층 상에 제2 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 15 |
15
제14항에 있어서, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 전기적으로 연결되어 동일한 전압을 인가 받는 것을 특징으로 하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 16 |
16
제10항에 있어서, 상기 소스 전극 및 드레인 전극 상에 패시베이션층을 형성하는 상기 단계는,상기 패시베이션층 상에 폴리이미드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 17 |
17
제10항에 있어서, 상기 플렉서블 기판은 폴리에스테르(Polyester), 폴리비닐(Polyvinyl), 폴리카보네이트(Polycarbonate), 폴리에틸렌(Polyethylene), 폴리아세테이트(Polyacetate), 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에틸렌나프탈레이트(Polyethylenenaphthelate; PEN) 및 폴리에틸렌에테르프탈레이트(Polyethyleneterephehalate; PET) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 18 |
18
제10항에 있어서,상기 산화물 반도체층은 인듐갈륨징크옥사이드(IGZO), 징크옥사이드(ZnO), 인듐징크옥사이드(IZO), 인듐틴옥사이드(ITO), 징크틴옥사이드(ZTO), 갈륨징크옥사이드(GZO), 하프늄인듐징크옥사이드(HIZO), 징크인듐틴옥사이드(ZITO) 및 알루미늄징크옥사이드(AZTO) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 19 |
19
제10항에 있어서,상기 소스 전극 또는 드레인 전극은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 20 |
20
제1항에 있어서,상기 스트레처블 기판은 폴리디메틸실록산(Polydimethylsiloxane; PDMS), 폴리에스테르(Polyester), 폴리우레탄(polyurethane; PU), 폴리우레탄 아크릴레이트(polyurethane acrylate; PUA), 폴리페닐메틸실록산(polyphenylmethylsiloxane), 헥사메틸디실록산(hexamethyldisiloxane), 폴리비닐알코올(polyvinyl alcohol; PVA에폭시 수지(epoxy resine) 및 에코플렉스(ecoflex) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 스트레처블 전자 소자의 제조 방법
|
| 21 |
21
스트레처블 기판; 및상기 스트레처블 기판 상에 배치되는 적어도 어느 하나의 반도체 소자 어레이 패턴을 포함하는 스트레처블 전자 소자는,비스트레처블 영역(non-stretchable region) 및 스트레처블 영역(stretchable region)을 포함하고, 상기 비스트레처블 영역은 반도체 소자 어레이 패턴이 형성된 영역이고,상기 비스트레처블 영역은 500μm 내지 5000μm 의 폭을 갖는 것을 특징으로 하는 스트레처블 전자 소자
|
| 22 |
22
제21항에 있어서,상기 스트레처블 전자 소자는,플렉서블 기판 상에 형성된 적어도 하나 이상의 반도체 소자를 포함하는 반도체 소자 어레이를 분리하여 반도체 소자 어레이 패턴을 형성하고,상기 분리된 반도체 소자 어레이 패턴을 박리하여 상기 스트레처블 기판 상에 전사하는 것을 특징으로 하는 스트레처블 전자 소자
|
| 23 |
23
삭제
|
| 24 |
24
스트레처블 기판; 및상기 스트레처블 기판 상에 배치되는 적어도 어느 하나의 반도체 소자 어레이 패턴을 포함하는 스트레처블 전자 소자는,비스트레처블 영역(non-stretchable region) 및 스트레처블 영역(stretchable region)을 포함하고, 상기 비스트레처블 영역은 반도체 소자 어레이 패턴이 형성된 영역이고,상기 비스트레처블 영역 사이의 간격은 500μm 내지 5000μm의 폭을 갖는 것을 특징으로 하는 스트레처블 전자 소자
|
| 25 |
25
스트레처블 기판; 및상기 스트레처블 기판 상에 배치되는 적어도 어느 하나의 반도체 소자 어레이 패턴을 포함하는 스트레처블 전자 소자는,비스트레처블 영역(non-stretchable region) 및 스트레처블 영역(stretchable region)을 포함하고, 상기 비스트레처블 영역은 반도체 소자 어레이 패턴이 형성된 영역이고,상기 비스트레처블 영역은 상기 스트레처블 기판의 면적 대비 10% 내지 90%의 면적을 갖는 것을 특징으로 하는 스트레처블 전자 소자
|
| 26 |
26
제22항에 있어서,상기 반도체 소자는,음극;상기 음극 상에 형성되는 제1 전하 생성 접합층;상기 제1 전하 생성 접합층 상에 형성되는 양자점 발광층;상기 양자점 발광층 상에 형성되는 정공 수송층;상기 정공 수송층 상에 형성되는 제2 전하 생성 접합층; 및상기 제2 전하 생성 접합층 상에 형성되는 양극을 포함하는 양자점 발광 소자이고,상기 제1 전하 생성 접합층 및 상기 제2 전하 생성 접합층을 p형 반도체 및 n형 반도체층이 순차적으로 형성된 레이어-바이-레이어(layer-by-layer)인 것을 특징으로 하는 스트레처블 전자 소자
|
