| 1 |
1
제1 기판상에, III-V족 화합물 또는 저마늄(Ge)으로 이루어지며 제1 반도체 특성을 가지는 제1 채널층을 형성하는 단계;상기 제1 채널층상에 배리어층을 형성하는 단계 상기 배리어층상에, III-V족 화합물 또는 저마늄(Ge)으로 이루어지며 상기 제1 반도체 특성과 상이한 제2 반도체 특성을 가지는 제2 채널층을 형성하는 단계; 상기 제2 채널층상에, 산화물을 포함하는 접합층을 형성하는 단계; 상기 접합층을 제2 기판에 접합시킴으로써, 상기 접합층, 상기 제2 채널층, 상기 제1 채널층 및 상기 제1 기판을 포함하는 구조체를 상기 제2 기판상에 적층하는 단계;상기 제2 기판상에 적층된 상기 제1 기판을 제거하는 단계; 및 상기 제2 기판상에 적층된 상기 구조체의 일 영역으로부터 상기 제1 채널층을 제거함으로써 상기 제1 채널층과 제2 채널층을 수평적으로 분리하는 단계를 포함하되,상기 배리어층은 상기 제1 채널층 또는 상기 제2 채널층 중 하나 이상과 상이한 격자 상수를 가지며,상기 배리어층은 상기 격자 상수의 차이에 의해 상기 제1 채널층 또는 제2 채널층에 변형을 가하여 전자 및 정공의 이동도를 향상시키도록 구성되고,상기 격자 상수의 차이는 각 층 물질의 조성비를 조절함으로써 소정의 값 이하로 조정되며, 상기 물질의 조성비에 따라 상기 배리어층이 가하는 변형의 정도가 결정되는 것을 특징으로 하는 반도체 소자의 제조 방법
|
| 2 |
2
제1항에 있어서,상기 제1 채널층을 형성하는 단계는, 상기 제1 기판상에 희생층을 형성하는 단계를 포함하며,상기 제1 채널층은 상기 희생층상에 위치하고,상기 제1 기판을 제거하는 단계는, 상기 희생층을 식각에 의해 제거하는 단계를 포함하는 반도체 소자의 제조 방법
|
| 3 |
3
제2항에 있어서,상기 희생층은 알루미늄비소(AlAs) 또는 인듐알루미늄비소(InAlAs)로 이루어지는 반도체 소자의 제조 방법
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
제1항에 있어서,상기 배리어층은 알루미늄갈륨비소(AlGaAs) 또는 인듐알루미늄비소(InAlAs)로 이루어지는 반도체 소자의 제조 방법
|
| 7 |
7
제1항에 있어서,상기 제2 기판상에 적층하는 단계 전에, 상기 제2 기판상에 추가적인 접합층을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법
|
| 8 |
8
제1항에 있어서,상기 제1 채널층을 형성하는 단계 및 상기 제2 채널층을 형성하는 단계는 복수 회 반복 수행되어, 상기 구조체는 상기 제1 채널층 및 상기 제2 채널층이 서로 교번하여 복수 회 적층된 구조를 갖는 반도체 소자의 제조 방법
|
| 9 |
9
제1항에 있어서,상기 일 영역과 상이한 상기 구조체의 다른 영역으로부터 상기 제2 채널층을 제거하는 단계를 더 포함하는 반도체 소자의 제조 방법
|
| 10 |
10
제1항에 있어서,상기 제1 채널층은 갈륨비소(GaAs) 또는 인듐갈륨비소(InGaAs)로 이루어지며, 상기 제2 채널층은 저마늄(Ge) 또는 갈륨비소(GaAs)로 이루어지는 반도체 소자의 제조 방법
|
| 11 |
11
기판; 상기 기판상에 위치하며 산화물을 포함하는 접합층; 상기 접합층에 의해 상기 기판상에 접합되며, III-V족 화합물 또는 저마늄(Ge)으로 이루어지고 제1 반도체 특성을 가지는 제1 채널층;상기 기판의 표면으로부터 상기 제1 채널층보다 더 높이 위치하여 수평적으로 분리되고, III-V족 화합물 또는 저마늄(Ge)으로 이루어지며 상기 제1 반도체 특성과 상이한 제2 반도체 특성을 가지는 제2 채널층; 및상기 제1 채널층과 제2 채널층 사이에 위치하는 배리어층을 포함하되,상기 배리어층은 상기 제1 채널층 또는 상기 제2 채널층 중 하나 이상과 상이한 격자 상수를 가지며,상기 배리어층은 상기 격자 상수의 차이에 의해 상기 제1 채널층 또는 제2 채널층에 변형을 가하여 전자 및 정공의 이동도를 향상시키도록 구성되고,상기 격자 상수의 차이는 각 층 물질의 조성비를 조절함으로써 소정의 값 이하로 조정되며, 상기 조성비에 따라 상기 배리어층이 가하는 변형의 정도가 결정되는 것을 특징으로 하는 반도체 소자
|
| 12 |
12
제11항에 있어서,상기 제1 채널층은 상기 기판과 상기 제2 채널층 사이에 위치하는 부분을 포함하는 반도체 소자
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
| 15 |
15
제11항에 있어서,상기 배리어층은 알루미늄갈륨비소(AlGaAs) 또는 인듐알루미늄비소(InAlAs)로 이루어지는 반도체 소자
|
| 16 |
16
제11항에 있어서,상기 제1 채널층상에 위치하는 하나 이상의 추가적인 제1 채널층 및 상기 제2 채널층상에 위치하는 하나 이상의 추가적인 제2 채널층을 더 포함하되, 상기 하나 이상의 추가적인 제1 채널층 및 상기 하나 이상의 추가적인 제2 채널층은 서로 교번하여 적층되는 반도체 소자
|
| 17 |
17
제11항에 있어서,상기 제1 채널층은 갈륨비소(GaAs) 또는 인듐갈륨비소(InGaAs)로 이루어지며, 상기 제2 채널층은 저마늄(Ge) 또는 갈륨비소(GaAs)로 이루어지는 반도체 소자
|
| 18 |
18
제11항 내지 제12항 및 제15항 내지 제17항 중 어느 한 항에 따른 반도체 소자를 포함하는 전계 효과 트랜지스터
|
