11 |
11
제1 스토리지 노드와 전력 공급 라인 사이에 접속된 제1 PMOS 트랜지스터;제2 스토리지 노드와 상기 전력 공급 라인 사이에 접속된 제2 PMOS 트랜지스터;제3 스토리지 노드와 상기 전력 공급 라인 사이에 접속된 제3 PMOS 트랜지스터;제4 스토리지 노드와 상기 전력 공급 라인 사이에 접속된 제4 PMOS 트랜지스터;상기 제1 스토리지 노드와 접지 라인 사이에 접속된 제1 NMOS 트랜지스터;상기 제2 스토리지 노드와 상기 접지 라인 사이에 접속된 제2 NMOS 트랜지스터;상기 제3 스토리지 노드와 상기 접지 라인 사이에 접속된 제3 NMOS 트랜지스터;상기 제4 스토리지 노드와 상기 접지 라인 사이에 접속된 제4 NMOS 트랜지스터;상보 비트 라인과 상기 제1 스토리지 노드 사이에 접속된 제5 NMOS 트랜지스터;비트 라인과 상기 제2 스토리지 노드 사이에 접속된 제6 NMOS 트랜지스터;상기 비트 라인과 상기 제3 스토리지 노드 사이에 접속된 제7 NMOS 트랜지스터; 및상기 상보 비트 라인과 상기 제4 스토리지 노드 사이에 접속된 제8 NMOS 트랜지스터를 포함하고,상기 제1 PMOS 트랜지스터의 게이트는 상기 제3 스토리지 노드에 접속되고,상기 제2 PMOS 트랜지스터의 게이트는 상기 제4 스토리지 노드에 접속되고,상기 제3 PMOS 트랜지스터의 게이트는 상기 제4 스토리지 노드에 접속되고,상기 제4 PMOS 트랜지스터의 게이트는 상기 제3 스토리지 노드에 접속되고,상기 제1 NMOS 트랜지스터의 게이트는 상기 제2 스토리지 노드에 접속되고,상기 제2 NMOS 트랜지스터의 게이트는 상기 제1 스토리지 노드에 접속되고,상기 제3 NMOS 트랜지스터의 게이트는 상기 제1 스토리지 노드에 접속되고,상기 제4 NMOS 트랜지스터의 게이트는 상기 제2 스토리지 노드에 접속되고,상기 제5 내지 제8 NMOS 트랜지스터의 게이트는 워드 라인에 접속되는,메모리 셀
|