요약 | 본 발명의 일 실시예에 따른 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자는 기판, 기판 상에 형성된 게이트 전극, 게이트 전극상에 형성된 절연층, 절연층 상에 형성된 소스 전극 물질층, 절연층 상에 형성되고, 소스 전극 물질층과 이종 접합하도록 형성된 반도체 물질층, 소스 전극 물질층 상에 형성된 소스 전극 및 반도체 물질층 상에 형성된 드레인 전극을 포함하되, 소스 전극 물질층은 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고, 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이다. |
---|---|
Int. CL | H01L 29/76 (2006.01.01) H01L 29/66 (2006.01.01) H01L 29/43 (2006.01.01) H01L 29/16 (2006.01.01) |
CPC | H01L 29/7613(2013.01) H01L 29/7613(2013.01) H01L 29/7613(2013.01) H01L 29/7613(2013.01) |
출원번호/일자 | 1020170073360 (2017.06.12) |
출원인 | 성균관대학교산학협력단 |
등록번호/일자 | |
공개번호/일자 | 10-2018-0135350 (2018.12.20) 문서열기 |
공고번호/일자 | 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2017.06.12) |
심사청구항수 | 14 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 성균관대학교산학협력단 | 대한민국 | 경기도 수원시 장안구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 박진홍 | 대한민국 | 경기도 화성 |
2 | 심재우 | 대한민국 | 경기도 부천시 원미구 |
3 | 강동호 | 대한민국 | 부산광역시 사하구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 특허법인엠에이피에스 | 대한민국 | 서울특별시 강남구 테헤란로*길 **, *층 (역삼동, 한동빌딩) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 성균관대학교산학협력단 | 경기도 수원시 장안구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2017.06.12 | 수리 (Accepted) | 1-1-2017-0558428-04 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2018.04.09 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2018.05.21 | 수리 (Accepted) | 9-1-2018-0023153-38 |
4 | 의견제출통지서 Notification of reason for refusal |
2018.07.18 | 발송처리완료 (Completion of Transmission) | 9-5-2018-0486948-93 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2018.09.18 | 수리 (Accepted) | 1-1-2018-0927454-71 |
6 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2018.09.18 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2018-0927455-16 |
7 | 등록결정서 Decision to grant |
2019.01.29 | 발송처리완료 (Completion of Transmission) | 9-5-2019-0068865-43 |
번호 | 청구항 |
---|---|
1 |
1 삭제 |
2 |
2 부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자에 있어서,기판;상기 기판 상에 형성된 게이트 전극;상기 게이트 전극상에 형성된 절연층;상기 절연층 상에 형성된 소스 전극 물질층;상기 절연층 상에 형성되고, 상기 소스 전극 물질층과 이종 접합하도록 형성된 반도체 물질층;상기 소스 전극 물질층 상에 형성된 소스 전극; 및상기 반도체 물질층 상에 형성된 드레인 전극;을 포함하되,상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,상기 반도체 물질층은 p 형 반도체 물질로 이루어진 것이고,상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 감소하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 감소함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자 |
3 |
3 부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자에 있어서,기판;상기 기판 상에 형성된 게이트 전극;상기 게이트 전극상에 형성된 절연층;상기 절연층 상에 형성된 소스 전극 물질층;상기 절연층 상에 형성되고, 상기 소스 전극 물질층과 이종 접합하도록 형성된 반도체 물질층;상기 소스 전극 물질층 상에 형성된 소스 전극; 및상기 반도체 물질층 상에 형성된 드레인 전극;을 포함하되,상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,상기 반도체 물질층은 n 형 반도체 물질로 이루어진 것이고,상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 증가하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 증가함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자 |
4 |
4 제 2 항 또는 제 3 항에 있어서,상기 소스 전극 물질층은 그래핀(graphene)으로 이루어지고,상기 반도체 물질층은 실리콘(Si), 저마늄(Ge), 주기율표의 III-V 족 원소에 대한 화합물 반도체, 산화물 반도체, 폴리머(polymer) 반도체, 전이금속 칼코겐 화합물(transition metal dichalcogenide) 및 흑린(phosphorene) 중 적어도 하나로 이루어지는 것인 반도체 소자 |
5 |
5 삭제 |
6 |
6 부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자에 있어서,기판;상기 기판 상에 형성된 절연층;상기 절연층 상에 형성되고, 서로 이종 접합된 소스 전극 물질층과 반도체 물질층;상기 소스 전극 물질층과 반도체 물질층 상에 형성된 게이트 산화막;상기 게이트 산화막 상에 형성된 게이트 전극;상기 게이트 산화막 상에 형성되며, 상기 소스 전극 물질층과 접하도록 형성된 소스 전극; 및상기 게이트 산화막 상에 형성되며, 게이트 전극 및 소스 전극과 이격되고 상기 반도체 물질층이 위치한 영역에 형성된 드레인 전극;을 포함하고,상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,상기 반도체 물질층은 p 형 반도체 물질로 이루어진 것이고,상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 감소하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 감소함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자 |
7 |
7 부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자에 있어서,기판;상기 기판 상에 형성된 절연층;상기 절연층 상에 형성되고, 서로 이종 접합된 소스 전극 물질층과 반도체 물질층;상기 소스 전극 물질층과 반도체 물질층 상에 형성된 게이트 산화막;상기 게이트 산화막 상에 형성된 게이트 전극;상기 게이트 산화막 상에 형성되며, 상기 소스 전극 물질층과 접하도록 형성된 소스 전극; 및상기 게이트 산화막 상에 형성되며, 게이트 전극 및 소스 전극과 이격되고 상기 반도체 물질층이 위치한 영역에 형성된 드레인 전극;을 포함하고,상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,상기 반도체 물질층은 n 형 반도체 물질로 이루어진 것이고,상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 증가하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 증가함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자 |
8 |
8 제 6 항 또는 제 7 항에 있어서,상기 소스 전극 물질층은 그래핀(graphene)으로 이루어지고,상기 반도체 물질층은 실리콘(Si), 저마늄(Ge), 주기율표의 III-V 족 원소에 대한 화합물 반도체, 산화물 반도체, 폴리머(polymer) 반도체, 전이금속 칼코겐 화합물(transition metal dichalcogenide) 및 흑린(phosphorene) 중 적어도 하나로 이루어지는 것인 반도체 소자 |
9 |
9 3가지 논리 상태를 출력할 수 있는 3진법 인버터에 있어서,전원 전압과 접지 단자 사이에 직렬 접속된 제 1 스위칭 소자 및 제 2 스위칭 소자를 포함하되,상기 제 1 스위칭 소자 및 제 2 스위칭 소자의 게이트 전극으로는 입력 데이터가 인가되고, 상기 제 1 스위칭 소자 및 제 2 스위칭 소자의 접속 노드로는 출력 데이터가 출력되며,상기 제 1 스위칭 소자 및 제 2 스위칭 소자 중 어느 하나는 상기 입력 데이터에 따라 2가지 범위의 채널 저항을 갖는 반도체 소자이고, 나머지 하나는 상기 입력 데이터에 따라 부성 미분 전달 컨덕턴스 특성을 나타내어, 3가지 범위의 채널 저항을 갖는 반도체 소자인 것이되,상기 제 1 스위칭 소자는 PMOS 트랜지스터이고,상기 제 2 스위칭 소자는 부성 미분 전달 컨덕턴스 특성을 갖는 스위칭 소자로서, 기판, 상기 기판 상에 형성된 게이트 전극, 상기 게이트 전극상에 형성된 절연층, 상기 절연층 상에 형성된 소스 전극 물질층, 상기 절연층 상에 형성되고 상기 소스 전극 물질층과 이종 접합하도록 형성된 반도체 물질층, 상기 소스 전극 물질층 상에 형성된 소스 전극 및 상기 반도체 물질층 상에 형성된 드레인 전극을 포함하고, 상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 작게되어 상기 전원 전압이 상기 출력 데이터로서 출력되고,상기 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항과 상기 제 2 스위칭 소자의 채널 저항은 동일 또는 유사하여 상기 전원 전압의 1/2에 해당하는 전압이 상기 출력 데이터로서 출력되고,상기 입력 데이터가 제 5 전압 내지 제 6 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 크게 되어 접지 전압이 상기 출력 데이터로서 출력되는 것이며,상기 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 3진법 인버터 |
10 |
10 삭제 |
11 |
11 제 9 항에 있어서,상기 제 1 스위칭 소자는 PMOS 트랜지스터이고,상기 제 2 스위칭 소자는 부성 미분 전달 컨덕턴스 특성을 갖는 스위칭 소자로서, 기판, 상기 기판 상에 형성된 절연층, 상기 절연층 상에 형성되고, 서로 이종 접합된 소스 전극 물질층과 반도체 물질층, 상기 소스 전극 물질층과 반도체 물질층 상에 형성된 게이트 산화막, 상기 게이트 산화막 상에 형성된 게이트 전극, 상기 게이트 산화막 상에 형성되며, 상기 소스 전극 물질층과 접하도록 형성된 소스 전극 및 상기 게이트 산화막 상에 형성되며, 게이트 전극 및 소스 전극과 이격되고 상기 반도체 물질층이 위치한 영역에 형성된 드레인 전극을 포함하고, 상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 작게되어 상기 전원 전압이 상기 출력 데이터로서 출력되고,상기 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항과 상기 제 2 스위칭 소자의 채널 저항은 동일 또는 유사하여 상기 전원 전압의 1/2에 해당하는 전압이 상기 출력 데이터로서 출력되고,상기 입력 데이터가 제 5 전압 내지 제 6 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 크게 되어 접지 전압이 상기 출력 데이터로서 출력되는 것이며,상기 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 3진법 인버터 |
12 |
12 제 9 항에 있어서,상기 제 1 스위칭 소자는 NMOS 트랜지스터이고,상기 제 2 스위칭 소자는 부성 미분 전달 컨덕턴스 특성을 갖는 스위칭 소자로서, 기판, 상기 기판 상에 형성된 게이트 전극, 상기 게이트 전극상에 형성된 절연층, 상기 절연층 상에 형성된 소스 전극 물질층, 상기 절연층 상에 형성되고 상기 소스 전극 물질층과 이종 접합하도록 형성된 반도체 물질층, 상기 소스 전극 물질층 상에 형성된 소스 전극 및 상기 반도체 물질층 상에 형성된 드레인 전극을 포함하고, 상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 크게되어 접지 전압이 상기 출력 데이터로서 출력되고,상기 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항과 상기 제 2 스위칭 소자의 채널 저항은 동일 또는 유사하여 상기 전원 전압의 1/2에 해당하는 전압이 상기 출력 데이터로서 출력되고,상기 입력 데이터가 제 5 전압 내지 제 6 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 작게 되어 상기 전원 전압이 상기 출력 데이터로서 출력되는 것이며,상기 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 3진법 인버터 |
13 |
13 제 9 항에 있어서,상기 제 1 스위칭 소자는 NMOS 트랜지스터이고,상기 제 2 스위칭 소자는 부성 미분 전달 컨덕턴스 특성을 갖는 스위칭 소자로서, 기판, 상기 기판 상에 형성된 절연층, 상기 절연층 상에 형성되고, 서로 이종 접합된 소스 전극 물질층과 반도체 물질층, 상기 소스 전극 물질층과 반도체 물질층 상에 형성된 게이트 산화막, 상기 게이트 산화막 상에 형성된 게이트 전극, 상기 게이트 산화막 상에 형성되며, 상기 소스 전극 물질층과 접하도록 형성된 소스 전극 및 상기 게이트 산화막 상에 형성되며, 게이트 전극 및 소스 전극과 이격되고 상기 반도체 물질층이 위치한 영역에 형성된 드레인 전극을 포함하고, 상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 입력 데이터가 제 1 전압 내지 제 2 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 크게되어 상기 전원 전압이 상기 출력 데이터로서 출력되고,상기 입력 데이터가 제 2 전압 내지 제 3 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항과 상기 제 2 스위칭 소자의 채널 저항은 동일 또는 유사하여 상기 전원 전압의 1/2에 해당하는 전압이 상기 출력 데이터로서 출력되고,상기 입력 데이터가 제 3 전압 내지 제 4 전압 범위에 의하여 정의되는 것인 경우, 상기 제 1 스위칭 소자의 채널 저항은 상기 제 2 스위칭 소자의 채널 저항 보다 작게 되어 상기 전원 전압이 상기 출력 데이터로서 출력되는 것이며,상기 제 1 전압 내지 제 6 전압은 순차적으로 증가하는 관계에 있고, 제 1 전압 내지 제 3 전압은 음의 값이고, 제 4 전압 내지 제 6 전압은 양의 값인 3진법 인버터 |
14 |
14 부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자의 제조 방법에 있어서,기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 절연층을 형성하는 단계;상기 절연층 상에 소스 전극 물질층과 반도체 물질층을 형성하되, 서로 이종 접합되도록 형성하는 단계;상기 소스 전극 물질층 상에 소스 전극을 형성하는 단계 및상기 반도체 물질층 상에 드레인 전극을 형성하는 단계를 포함하되,상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,상기 반도체 물질층은 p 형 반도체 물질로 이루어진 것이고,상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 감소하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 감소함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자의 제조 방법 |
15 |
15 부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자의 제조 방법에 있어서,기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 절연층을 형성하는 단계;상기 절연층 상에 소스 전극 물질층과 반도체 물질층을 형성하되, 서로 이종 접합되도록 형성하는 단계;상기 소스 전극 물질층 상에 소스 전극을 형성하는 단계 및상기 반도체 물질층 상에 드레인 전극을 형성하는 단계를 포함하되,상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,상기 반도체 물질층은 n 형 반도체 물질로 이루어진 것이고,상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 증가하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 증가함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자의 제조 방법 |
16 |
16 부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자의 제조 방법에 있어서,기판 상에 절연층을 형성하는 단계;상기 절연층 상에 소스 전극 물질층과 반도체 물질층을 형성하되, 서로 이종 접합되도록 형성하는 단계;상기 소스 전극 물질층과 반도체 물질층 상에 게이트 산화막을 형성하는 단계;상기 게이트 산화막 상에 게이트 전극을 형성하는 단계;상기 게이트 산화막 상에 상기 소스 전극 물질층과 접하는 소스 전극을 형성하는 단계; 및상기 게이트 산화막 상에서 상기 반도체 물질층이 위치한 영역, 상기 게이트 전극 및 소스 전극과 이격되도록 드레인 전극을 형성하는 단계;를 포함하되,상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,상기 반도체 물질층은 p 형 반도체 물질로 이루어진 것이고,상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 감소하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 감소함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자의 제조 방법 |
17 |
17 부성 미분 전달컨덕턴스(negative differential transconductance) 특성을 갖는 반도체 소자의 제조 방법에 있어서,기판 상에 절연층을 형성하는 단계;상기 절연층 상에 소스 전극 물질층과 반도체 물질층을 형성하되, 서로 이종 접합되도록 형성하는 단계;상기 소스 전극 물질층과 반도체 물질층 상에 게이트 산화막을 형성하는 단계;상기 게이트 산화막 상에 게이트 전극을 형성하는 단계;상기 게이트 산화막 상에 상기 소스 전극 물질층과 접하는 소스 전극을 형성하는 단계; 및상기 게이트 산화막 상에서 상기 반도체 물질층이 위치한 영역, 상기 게이트 전극 및 소스 전극과 이격되도록 드레인 전극을 형성하는 단계;를 포함하되,상기 소스 전극 물질층은 상기 게이트 전극을 통해 인가되는 게이트 전압에 따라 일함수가 조절되는 것이고,상기 게이트 전압의 크기에 따라 부성 미분 전달컨덕턴스 특성을 나타내는 것이되,상기 반도체 물질층은 n 형 반도체 물질로 이루어진 것이고,상기 게이트 전압으로 음의 전압이 인가된 상태에서 상기 음의 전압 값이 증가하여 0에 가까워짐에 따라 상기 반도체 소자에 인가되는 광학신호에 의해 생성되는 전류가 증가하고,상기 게이트 전압으로 양의 전압이 인가된 상태에서 상기 양의 전압 값이 증가함에 따라 상기 소스 전극 물질층과 상기 반도체 물질층 사이에 전위 장벽이 형성되어 상기 전류가 감소하여 상기 부성 미분 전달컨덕턴스 특성을 나타내는 것인 반도체 소자의 제조 방법 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US10840347 | US | 미국 | FAMILY |
2 | US20180358446 | US | 미국 | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US2018358446 | US | 미국 | DOCDBFAMILY |
국가 R&D 정보가 없습니다. |
---|
등록사항 정보가 없습니다 |
---|
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2017.06.12 | 수리 (Accepted) | 1-1-2017-0558428-04 |
2 | 선행기술조사의뢰서 | 2018.04.09 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2018.05.21 | 수리 (Accepted) | 9-1-2018-0023153-38 |
4 | 의견제출통지서 | 2018.07.18 | 발송처리완료 (Completion of Transmission) | 9-5-2018-0486948-93 |
5 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2018.09.18 | 수리 (Accepted) | 1-1-2018-0927454-71 |
6 | [명세서등 보정]보정서 | 2018.09.18 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2018-0927455-16 |
7 | 등록결정서 | 2019.01.29 | 발송처리완료 (Completion of Transmission) | 9-5-2019-0068865-43 |
기술정보가 없습니다 |
---|
과제정보가 없습니다 |
---|
[KST2023010191][성균관대학교] | 접합 구조 소자, 이의 제조 방법 및 이를 포함하는 컴퓨팅 장치 | 새창보기 |
---|---|---|
[KST2017013702][성균관대학교] | 터널링 랜덤 액세스 메모리(TUNNELLING RANDOM ACCESS MEMORY) | 새창보기 |
[KST2015144018][성균관대학교] | 튜너블 배리어를 구비한 그래핀 트랜지스터 | 새창보기 |
[KST2017007955][성균관대학교] | 밴드갭을 갖는 그래핀 박막 제조방법 및 이에 의해 제조된 그래핀 박막을 포함하는 박막 트랜지스터(METHOD FOR MANUFACTURING THIN FILM OF GRAPHENE HAVING BANDGAP AND THIN FILM TRANSISTOR HAVING THE THIN FILM OF GRAPHENE MANUFACTURED BY THE METHOD) | 새창보기 |
[KST2019019545][성균관대학교] | 반도체소자 및 그 제조 방법 | 새창보기 |
[KST2023007447][성균관대학교] | 이차원 물질을 포함하는 반도체 소자 및 그 제조방법 | 새창보기 |
[KST2018001751][성균관대학교] | 사이리스터(THYRISTOR) | 새창보기 |
[KST2019012071][성균관대학교] | 반도체 장치 및 그 제조 방법 | 새창보기 |
[KST2021000281][성균관대학교] | 반도체 소자 및 그 제조 방법 | 새창보기 |
[KST2019035214][성균관대학교] | 프리 스탠딩 그래핀의 제조 방법 | 새창보기 |
[KST2020000700][성균관대학교] | 도체-반도체 측면 이종접합구조, 이들의 제조방법, 이를 포함하는 스위칭 소자 및 이차원 전도성 박막의 제조방법 | 새창보기 |
[KST2018015144][성균관대학교] | 비휘발성 메모리 소자 및 이의 제조방법 | 새창보기 |
[KST2024000280][성균관대학교] | 집적회로 소자 제조방법 | 새창보기 |
[KST2015225802][성균관대학교] | 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자(Heterogeneous layered structure, method for preparing the heterogeneous layered structure, and electric device including the heterogeneous layered structure) | 새창보기 |
[KST2017017830][성균관대학교] | 그래핀 기판과 그 제조방법 및 그래핀 기판을 포함하는 트랜지스터(Graphene substrate, method of manufacturing the same and transistor comprising the graphene substrate) | 새창보기 |
[KST2017015318][성균관대학교] | 공명 터널 소자 및 그 제조 방법(RESONANT TUNNELING DEVICE AND MANUFACTURING METHOD THERE OF) | 새창보기 |
[KST2020016668][성균관대학교] | 반도체 소자 및 이의 제조 방법 | 새창보기 |
[KST2016017290][성균관대학교] | 그래핀의 도핑 방법(DOPING METHOD OF GRAPHENE) | 새창보기 |
[KST2018001907][성균관대학교] | 수소 및 아르곤 기체를 이용한 2차원 물질의 도메인 바운더리의 선택적 에칭 및 분석 방법(Selective etching and analyzing of domain boundaries in 2D materials by hydrogen and argon gases) | 새창보기 |
[KST2020006622][성균관대학교] | 쇼트키 장벽 변화 기반 스트레인 센서 | 새창보기 |
[KST2019000276][성균관대학교] | 다기능성 단일 채널 흑린 기반 전자 소자 및 이의 제조 방법 | 새창보기 |
[KST2019021688][성균관대학교] | 그래핀 코팅 금속 나노와이어의 제조방법, 이에 의해 제조된 그래핀 코팅 금속 나노와이어를 포함하는 투명전극 및 반도체 소자 | 새창보기 |
[KST2017010789][성균관대학교] | 그래핀 옥사이드 필름 제조방법(METHOD OF GRAPHENE OXIDE FILM) | 새창보기 |
[KST2015143862][성균관대학교] | 그래핀 함유 복합 적층체, 그 제조방법, 이를 포함하는 열전재료 및 열전모듈과 열전 장치 | 새창보기 |
[KST2017007956][성균관대학교] | 육방정계 질화붕소 및 그래핀의 이종접합구조 제조방법 및 이를 이용한 박막 트랜지스터(METHOD OF MANUFACTURING HETEROJUNCTION STRUCTURE OF HEXSGONAL BORON NITRIDE AND GRAPHENE AND THIN FILM TRANSISTOR HAVING THE HETEROJUNCTION STRUCTURE) | 새창보기 |
[KST2016012295][성균관대학교] | 그래핀 양자점 박막, 이의 제조 방법, 및 상기 그래핀 양자점 박막을 이용하는 박막 트랜지스터(GRAPHENE QUANTUM-DOT THIN FILM, PREPARING METHOD OF THE SAME, AND THIN FILM TRANSISTOR USING THE SAME) | 새창보기 |
[KST2020011578][성균관대학교] | 3차원 수직 구조를 갖는 부성 미분 저항 소자 | 새창보기 |
[KST2019023061][성균관대학교] | 이차원 물질을 포함하는 반도체소자 및 그 제조방법 | 새창보기 |
[KST2019016603][성균관대학교] | 마이크로 버블 집적구조체 및 이의 제조방법 | 새창보기 |
[KST2017002134][성균관대학교] | 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|