1 |
1
서로 이격하는 제1 전극 및 제2 전극; 및상기 제1 전극과 상기 제2 전극 사이에 배치되는 스위칭 층을 포함하되,상기 스위칭 층은 p형 산화물 반도체 층 및 n형 산화물 반도체 층을 포함하는 문턱 스위칭 소자
|
2 |
2
제1 항에 있어서,상기 p형 산화물 반도체 층 및 상기 n형 산화물 반도체 층은 서로 접하는 문턱 스위칭 소자
|
3 |
3
제1 항에 있어서,상기 스위칭 층은 결핍 영역(depletion region)을 포함하는 문턱 스위칭 소자
|
4 |
4
제1 항에 있어서,상기 p형 산화물 반도체 층은 니켈 산화물, 구리 산화물, 구리-알루미늄 산화물, 아연-로듐 산화물, 또는 스트론튬-구리 산화물 중에서 적어도 하나를 포함하고,상기 n형 산화물 반도체 층은 티타늄 산화물, 아연 산화물, 탄탈럼 산화물, 하프늄 산화물, 텅스텐 산화물, 알루미늄 산화물, 니오븀 산화물, 지르코늄 산화물, 인듐 산화물, 인듐-아연 산화물, 갈륨-인듐-아연 산화물, 주석 산화물, 또는 인듐-주석 산화물 중에서 적어도 하나를 포함하는 문턱 스위칭 소자
|
5 |
5
제1 항에 있어서, 상기 제2 전극은 은 또는 구리 중에서 적어도 하나를 포함하는 문턱 스위칭 소자
|
6 |
6
제5 항에 있어서,상기 제2 전극은 텔루륨을 더 포함하는 문턱 스위칭 소자
|
7 |
7
제5 항에 있어서,상기 제1 전극은 백금, 텅스텐, 루테늄, 티타늄 질화물, 또는 탄탈럼 질화물 중에서 적어도 하나를 포함하는 문턱 스위칭 소자
|
8 |
8
제1 항에 있어서, 상기 제1 전극과 상기 제2 전극 사이에 문턱 전압 이상의 동작 전압이 인가되면 저저항 상태가 되고,상기 동작 전압의 인가가 중단되면 고저항 상태가 되는 문턱 스위칭 소자
|
9 |
9
제1 항에 있어서, 상기 제1 전극과 상기 제2 전극 사이에 문턱 전압 이상의 동작 전압이 인가되면, 상기 스위칭 층 내에 상기 제1 전극과 상기 제2 전극을 연결하는 전도성 필라멘트가 형성되고,상기 동작 전압의 인가가 중단되면 상기 전도성 필라멘트는 끊어지는 문턱 스위칭 소자
|
10 |
10
서로 이격하는 제1 전극 및 제2 전극; 및상기 제1 전극과 상기 제2 전극 사이에 배치되는 스위칭 층을 포함하되,상기 스위칭 층은 강유전 물질을 포함하는 문턱 스위칭 소자
|
11 |
11
제10 항에 있어서,상기 스위칭 층은 상기 강유전 물질의 자발 분극으로 인한 내부 전기장을 포함하는 문턱 스위칭 소자
|
12 |
12
제11 항에 있어서,상기 내부 전기장은 상기 제1 전극에서 상기 제2 전극을 향하는 방향 또는 상기 제2 전극에서 상기 제1 전극을 향하는 방향을 갖는 문턱 스위칭 소자
|
13 |
13
제10 항에 있어서,상기 스위칭 층은 납 지르코네이트 티타네이트, 스트론튬 비스무트 탄탈레이트, 하프늄 산화물, 또는 지르코늄 산화물 중에서 적어도 하나를 포함하는 문턱 스위칭 소자
|
14 |
14
제10 항에 있어서,상기 제1 전극과 상기 제2 전극 사이에 문턱 전압 이상의 동작 전압이 인가되면 저저항 상태가 되고,상기 동작 전압의 인가가 중단되면 고저항 상태가 되는 문턱 스위칭 소자
|
15 |
15
서로 이격하는 제1 전극 및 제2 전극; 및상기 제1 전극과 상기 제2 전극 사이에 배치되는 스위칭 층을 포함하되,상기 스위칭 층은 내부 전기장을 포함하는 문턱 스위칭 소자
|
16 |
16
제15 항에 있어서,상기 내부 전기장은 상기 제1 전극에서 상기 제2 전극을 향하는 방향을 갖는 문턱 스위칭 소자
|
17 |
17
제15 항에 있어서,상기 내부 전기장은 상기 제2 전극에서 상기 제1 전극을 향하는 방향을 갖는 문턱 스위칭 소자
|
18 |
18
제15 항에 있어서,상기 스위칭 층은 서로 접하는 p형 산화물 반도체 층 및 n형 산화물 반도체 층을 포함하는 문턱 스위칭 소자
|
19 |
19
제18 항에 있어서,상기 p형 산화물 반도체 층과 상기 n형 산화물 반도체 층의 계면 부근에 공핍 영역이 형성되되,상기 내부 전기장은 상기 공핍 영역에 포함되는 문턱 스위칭 소자
|
20 |
20
제15 항에 있어서,상기 스위칭 층은 강유전 물질을 포함하는 문턱 스위칭 소자
|