| 1 |
1
제1 및 제2 공유(sharing) 트랜지스터와 연결되고, 드레인 전압과 비트셀에 공급되는 셀 드레인 전압 사이의 연결을 제어하는 게이팅 연결 제어부;상기 제1 및 제2 공유(sharing) 트랜지스터와 연결되고, 제1 비트라인 전압 및 제2 비트라인 전압 중 어느 하나를 선택적으로 디스차지하는 라이트 구동부;상기 비트셀에서의 라이트 실패를 감지하여 상기 제1 및 제2 공유(sharing) 트랜지스터로 공유 제어 신호를 출력하는 라이트 실패 감지부; 및상기 제1 및 제2 공유(sharing) 트랜지스터를 포함하고, 상기 출력된 공유 제어 신호에 기초하여 상기 제1 및 제2 공유(sharing) 트랜지스터의 동작을 제어함으로써 상기 제1 비트라인 전압과 상기 제2 비트라인 전압 중 어느 하나와 상기 셀 드레인 전압 사이의 연결을 제어하는 공유 연결 제어부를 포함하는정적 랜덤 액세스 메모리 장치
|
| 2 |
2
제1항에 있어서,상기 게이팅 연결 제어부는,상기 비트셀에 상응하는 컬럼(column)이 선택될 경우, 게이팅(gating) 트랜지스터에 하이 레벨의 컬럼 선택 신호를 인가하여 상기 드레인 전압과 상기 셀 드레인 전압 사이를 차단하는정적 랜덤 액세스 메모리 장치
|
| 3 |
3
제1항에 있어서,상기 비트셀에 연결된 워드 라인에 하이 레벨의 구동 신호를 인가하여 상기 비트셀에 로우 데이터를 라이트하는 라이트 동작을 제어하는 라이트 제어부를 더 포함하는정적 랜덤 액세스 메모리 장치
|
| 4 |
4
제3항에 있어서,상기 라이트 제어부는,상기 비트셀에 기 저장된 하이 데이터를 디스차지하여 상기 하이 데이터를 상기 로우 데이터로 전환하여 상기 라이트 동작을 제어하는정적 랜덤 액세스 메모리 장치
|
| 5 |
5
제1항에 있어서,상기 라이트 구동부는,제1 라이트 구동 트랜지스터 및 제2 라이트 구동 트랜지스터를 포함하고,상기 제1 라이트 구동 트랜지스터 및 상기 제2 라이트 구동 트랜지스터를 선택적으로 구동함으로써 상기 제1 비트라인 전압 및 상기 제2 비트라인 전압 중 어느 하나를 선택적으로 디스차지하는정적 랜덤 액세스 메모리 장치
|
| 6 |
6
제5항에 있어서,상기 라이트 구동부는,상기 제1 비트라인 전압을 디스차지할 경우, 상기 제2 비트라인 전압을 플로팅하는정적 랜덤 액세스 메모리 장치
|
| 7 |
7
제6항에 있어서,상기 라이트 실패 감지부는,상기 비트셀에서 상기 비트셀로 디스차지되는 상기 플로팅된 제2 비트라인 전압을 감지할 경우, 상기 라이트 실패를 감지하는정적 랜덤 액세스 메모리 장치
|
| 8 |
8
제7항에 있어서,상기 제1 공유(sharing) 트랜지스터는 상기 제1 비트라인 전압과 상기 셀 드레인 전압 사이의 연결과 관련되고,상기 제2 공유(sharing) 트랜지스터는 상기 제2 비트라인 전압과 상기 셀 드레인 전압 사이의 연결과 관련되는정적 랜덤 액세스 메모리 장치
|
| 9 |
9
제8항에 있어서,상기 라이트 실패 감지부는,상기 제1 공유 트랜지스터로 제1 공유 제어 신호를 인가하고, 상기 제2 공유 트랜지스터로 제2 공유 제어 신호를 인가하며,상기 비트셀에서 상기 비트셀로 디스차지되는 상기 플로팅된 제2 비트라인 전압을 감지할 경우, 상기 제2 공유 제어 신호를 하이 레벨에서 로우 레벨로 전환하는정적 랜덤 액세스 메모리 장치
|
| 10 |
10
제9항에 있어서,상기 공유 연결 제어부는,상기 전환된 로우 레벨에 기초하여 상기 제2 공유 트랜지스터를 통하여 상기 셀 드레인 전압과 상기 제2 비트라인 전압을 연결하고,상기 셀 드레인 전압과 상기 제2 비트라인 전압 사이의 연결에 따라 상기 셀 드레인 전압과 상기 제2 비트라인 전압 사이의 전하를 공유하는정적 랜덤 액세스 메모리 장치
|
| 11 |
11
제10항에 있어서,상기 공유 연결 제어부는,상기 공유된 전하에 기초하여 상기 셀 드레인 전압의 전압 레벨을 감소하여 상기 비트셀이 포함하는 풀-업(pull-up) 트랜지스터의 세기(strength)를 감소하는 정적 랜덤 액세스 메모리 장치
|
| 12 |
12
제1 및 제2 공유(sharing) 트랜지스터와 연결되는 게이팅 연결 제어부에서, 드레인 전압과 비트셀에 공급되는 셀 드레인 전압 사이의 연결을 제어하는 단계;상기 제1 및 제2 공유(sharing) 트랜지스터와 연결되는 라이트 구동부에서, 제1 비트라인 전압 및 제2 비트라인 전압 중 어느 하나를 선택적으로 디스차지하는 단계;라이트 실패 감지부에서, 상기 비트셀에서의 라이트 실패를 감지하여 상기 제1 및 제2 공유(sharing) 트랜지스터로 공유 제어 신호를 출력하는 단계; 및상기 제1 및 제2 공유(sharing) 트랜지스터를 포함하는 공유 연결 제어부에서, 상기 출력된 공유 제어 신호에 기초하여 상기 제1 및 제2 공유 (sharing) 트랜지스터의 동작을 제어함으로써 상기 제1 비트라인 전압과 상기 제2 비트라인 전압 중 어느 하나와 상기 셀 드레인 전압 사이의 연결을 제어하는 단계를 포함하는정적 랜덤 액세스 메모리 장치의 제어 방법
|
| 13 |
13
제12항에 있어서,상기 드레인 전압과 비트셀에 공급되는 셀 드레인 전압 사이의 연결을 제어하는 단계는,상기 게이팅 연결 제어부에서, 상기 비트셀에 상응하는 컬럼(column)이 선택될 경우, 게이팅(gating) 트랜지스터에 하이 레벨의 컬럼 선택 신호를 인가하여 상기 드레인 전압과 상기 셀 드레인 전압 사이를 차단하는 단계를 포함하는정적 랜덤 액세스 메모리 장치의 제어 방법
|
| 14 |
14
제12항에 있어서,라이트 제어부에서, 상기 비트셀에 연결된 워드 라인에 하이 레벨의 구동 신호를 인가하여 상기 비트셀에 로우 데이터를 라이트하는 라이트 동작을 제어하는 단계를 더 포함하고,상기 라이트 동작을 제어하는 단계는,상기 라이트 제어부에서, 상기 비트셀에 기 저장된 하이 데이터를 디스차지하여 상기 하이 데이터를 상기 로우 데이터로 전환하여 상기 라이트 동작을 제어하는 단계를 포함하는정적 랜덤 액세스 메모리 장치의 제어 방법
|
| 15 |
15
제12항에 있어서,상기 제1 비트라인 전압 및 제2 비트라인 전압 중 어느 하나를 선택적으로 디스차지하는 단계는,상기 라이트 구동부에서, 제1 라이트 구동 트랜지스터 및 제2 라이트 구동 트랜지스터를 선택적으로 구동함으로써 상기 제1 비트라인 전압 및 상기 제2 비트라인 전압 중 어느 하나를 선택적으로 디스차지하는 단계; 및상기 라이트 구동부에서, 상기 제1 비트라인 전압을 디스차지할 경우, 상기 제2 비트라인 전압을 플로팅하는 단계를 포함하는정적 랜덤 액세스 메모리 장치의 제어 방법
|
