| 1 |
1
베이스 레이어의 픽처에 대응되는 비트스트림을 디코딩하는 단계;상기 디코딩된 픽처를 기초로 인터 레이어 참조 픽처를 생성하는 단계;상기 인터 레이어 참조 픽처, 및 관심 영역에 대응되는 선택된 관심 영역 타일들로 구성된 적어도 하나의 인핸스먼트 레이어 참조 픽처를 기초로 인핸스먼트 레이어의 선택된 관심 영역 타일들 내의 현재 블록에 대한 예측 블록을 생성하는 단계;상기 현재 블록 및 상기 예측 블록의 차이 값에 대응되는 차분 블록을 생성하는 단계; 및상기 차분 블록을 기초로 비트스트림을 생성하는 단계를 포함하는 비디오 인코딩 방법
|
| 2 |
2
제1항에 있어서,상기 관심 영역에 대응되는 선택된 관심 영역 타일들은 상기 관심 영역에 대응되지 않는 타일들에 대하여 독립적으로 인코딩되는 비디오 인코딩 방법
|
| 3 |
3
제2항에 있어서,상기 예측 블록은 시간적 인터 예측, 인트라 예측, 및 인터 레이어 예측을 통해서 생성된 예측 블록들 중에서 가장 낮은 RD(rate-distortion) 코스트를 가지는 비디오 인코딩 방법
|
| 4 |
4
제3항에 있어서,상기 시간적 인터 예측은 상기 적어도 하나의 인핸스먼트 레이어 참조 픽처에서 상기 현재 블록과 가장 유사한 참조 블록을 탐색하고, 상기 참조 블록은 상기 인핸스먼트 레이어에서 상기 선택된 관심 영역 타일들 내에 위치하는 비디오 인코딩 방법
|
| 5 |
5
제4항에 있어서,상기 참조 블록의 위치는 상기 현재 블록의 위치 및 상기 참조 블록에 대한 움직임 벡터를 기초로 확인되는 비디오 인코딩 방법
|
| 6 |
6
제5항에 있어서,상기 참조 블록에 대하여 보간 필터를 적용할 때 사용된 모든 주변 픽셀들이 상기 선택된 관심 영역 타일들 내에 위치하는 비디오 인코딩 방법
|
| 7 |
7
베이스 레이어의 픽처에 대응되는 비트스트림을 디코딩하는 단계;상기 디코딩된 픽처를 기초로 인터 레이어 참조 픽처를 생성하는 단계;상기 인터 레이어 참조 픽처, 및 관심 영역에 대응되는 선택된 관심 영역 타일들로 구성된 적어도 하나의 인핸스먼트 레이어 참조 픽처를 기초로 인핸스먼트 레이어의 선택된 관심 영역 타일들 내의 현재 블록에 대한 예측 블록을 생성하는 단계; 및상기 예측 블록 및 차분 블록을 기초로 상기 현재 블록에 대응되는 복원 블록을 생성하는 단계를 포함하는 비디오 디코딩 방법
|
| 8 |
8
베이스 레이어의 디코딩된 픽처를 기초로 인터 레이어 참조 픽처를 생성하는 샘플링부;상기 인터 레이어 참조 픽처, 및 관심 영역에 대응되는 선택된 관심 영역 타일들로 구성된 적어도 하나의 인핸스먼트 레이어 참조 픽처를 기초로 인핸스먼트 레이어의 선택된 관심 영역 타일들 내의 현재 블록에 대한 예측 블록을 생성하는 예측부;상기 현재 블록 및 상기 예측 블록의 차이 값에 대응되는 차분 블록을 생성하는 감산기; 및상기 차분 블록을 기초로 비트스트림을 생성하는 엔트로피 부호화부를 포함하는 비디오 인코더
|
| 9 |
9
베이스 레이어의 디코딩된 픽처를 기초로 인터 레이어 참조 픽처를 생성하는 샘플링부;상기 인터 레이어 참조 픽처, 및 관심 영역에 대응되는 선택된 관심 영역 타일들로 구성된 적어도 하나의 인핸스먼트 레이어 참조 픽처를 기초로 인핸스먼트 레이어의 선택된 관심 영역 타일들 내의 현재 블록에 대한 예측 블록을 생성하는 예측부; 및상기 예측 블록 및 차분 블록을 기초로 상기 현재 블록에 대응되는 복원 블록을 생성하는 가산기를 포함하는 비디오 디코더
|
| 10 |
10
베이스 레이어의 픽처에 대응되는 비트스트림을 디코딩하는 제1 프로세서; 및상기 디코딩된 픽처를 기초로 인터 레이어 참조 픽처를 생성하고, 상기 인터 레이어 참조 픽처 및 관심 영역에 대응되는 선택된 관심 영역 타일들로 구성된 적어도 하나의 인핸스먼트 레이어 참조 픽처를 기초로 인핸스먼트 레이어의 선택된 관심 영역 타일들 내의 현재 블록에 대한 예측 블록을 생성하고, 상기 예측 블록 및 차분 블록을 기초로 상기 현재 블록에 대응되는 복원 블록을 생성하는 제2 프로세서를 포함하는 전자 장치
|
| 11 |
11
제10항에 있어서,상기 제2 프로세서는 비디오의 연산 복잡도를 기초로 상기 베이스 레이어의 픽처에 대응되는 비트스트림을 상기 제1 프로세서에 할당하고, 상기 인핸스먼트 레이어의 선택된 관심 영역 타일들에 대응되는 비트스트림을 상기 제2 프로세서에 할당하는 전자 장치
|
| 12 |
12
제11항에 있어서,상기 제2 프로세서는 복수의 비대칭 코어를 포함하는 전자 장치
|
| 13 |
13
제12항에 있어서,상기 제2 프로세서는 상기 선택된 관심 영역 타일들의 연산 복잡도를 지시하는 연산 복잡도 정보 및 상기 복수의 비대칭 코어들의 성능을 지시하는 성능 정보를 획득하고, 상기 연산 복잡도 정보 및 상기 성능 정보를 기초로 상기 선택된 관심 영역 타일들을 상기 복수의 비대칭 코어들에 할당하는 전자 장치
|
