| 1 |
1
프로세서에 구비되는 캐시 메모리에 있어서,제1 캐시 뱅크;상기 제1 캐시 뱅크 위에 적층되는 제2 캐시 뱅크; 및상기 제1 캐시 뱅크와 상기 제2 캐시 뱅크 사이에 적층되며, 상기 제1 캐시 뱅크 또는 상기 제2 캐시 뱅크로 동작하는 가변 캐시 뱅크를 포함하되,상기 제1 캐시 뱅크, 상기 제2 캐시 뱅크 및 상기 가변 캐시 뱅크는 모놀리식(Monolithic) 3차원 집적 기술을 이용하여 적층되고, 모놀리식 인터-타이어 비아(MIV: Monolithic Inter-tier Via)에 의하여 연결되는 것을 특징으로 하는 캐시 메모리
|
| 2 |
2
제1항에 있어서,상기 제1 캐시 뱅크는 상기 프로세서의 제2 계층(L2) 캐시 뱅크이고,상기 제2 캐시 뱅크는 상기 프로세서의 제3 계층(L3) 캐시 뱅크인 것을 특징으로 하는 캐시 메모리
|
| 3 |
3
제1항에 있어서,상기 프로세서는 상기 제1 캐시 뱅크 및 상기 제2 캐시 뱅크의 사용 상황 정보를 모니터링하고, 상기 모니터링된 사용 상황 정보와 어플리케이션의 요구 성능 정보에 따라 상기 가변 캐시 뱅크를 상기 제1 캐시 뱅크 및 상기 제2 캐시 뱅크 중 어느 하나로 할당하는 것을 특징으로 하는 캐시 메모리
|
| 4 |
4
제3항에 있어서,상기 사용 상황 정보는 상기 제1 캐시 뱅크 및 상기 제2 캐시 뱅크의 캐시 접근 적중률(Cache hit ratio) 및 캐시 사용량을 포함하는 것을 특징으로 하는 캐시 메모리
|
| 5 |
5
제3항에 있어서,상기 요구 성능 정보는 상기 어플리케이션이 요구하는 데이터의 총량 및 크기를 포함하는 것을 특징으로 하는 캐시 메모리
|
| 6 |
6
제3항에 있어서,상기 프로세서는 상기 가변 캐시 뱅크를 상기 제1 캐시 뱅크 또는 상기 제2 캐시 뱅크로 할당하여 각 캐시 뱅크의 개수를 조절하는 경우, 캐시의 연관도(way)를 증가 또는 감소시키는 방식을 이용하는 것을 특징으로 하는 캐시 메모리
|
| 7 |
7
제6항에 있어서,상기 가변 캐시 뱅크가 상기 제1 캐시 뱅크로 할당될 경우, 상기 제1 캐시 뱅크의 연관도(way)는 증가하고, 상기 제2 캐시 뱅크의 연관도(way)는 감소하며,상기 가변 캐시 뱅크가 상기 제2 캐시 뱅크로 할당될 경우, 상기 제1 캐시 뱅크의 연관도(way)는 감소하고, 상기 제2 캐시 뱅크의 연관도(way)는 증가하는 것을 특징으로 하는 캐시 메모리
|
| 8 |
8
제1 캐시 뱅크, 제2 캐시 뱅크 및 상기 제1 캐시 뱅크 또는 상기 제2 캐시 뱅크로 동작하는 가변 캐시 뱅크를 포함하는 캐시 메모리를 구비한 프로세서가 수행하는 캐시 메모리 제어 방법에 있어서,상기 제1 캐시 뱅크 및 상기 제2 캐시 뱅크의 사용 상황 정보를 모니터링하는 단계;상기 모니터링된 사용 상황 정보와 어플리케이션의 요구 성능 정보에 따라 상기 제1 캐시 뱅크 및 상기 제2 캐시 뱅크 중에서 상기 가변 캐시 뱅크를 할당할 캐시 뱅크를 결정하는 단계; 및상기 가변 캐시 뱅크를 상기 결정된 캐시 뱅크로 할당하는 단계를 포함하는 캐시 메모리 제어 방법
|
| 9 |
9
제8항에 있어서,상기 가변 캐시 뱅크를 할당할 캐시 뱅크를 결정하는 단계 이후 및 상기 가변 캐시 뱅크를 상기 결정된 캐시 뱅크로 할당하는 단계 이전에,상기 가변 캐시 뱅크에 저장된 데이터를 메인 메모리로 이동시키는 단계를 더 포함하는 캐시 메모리 제어 방법
|
