| 1 |
1
입력 클록의 진폭을 증폭하는 펌프 드라이버 회로에 있어서,입력 클록을 반전하여 반전 클록을 출력하는 제1 인버터;상기 반전 클록을 재반전하는 제2 인버터;상기 반전 클록을 게이트 전압으로 입력 받아 펌프 드라이버 회로의 출력을 제어하는 제1 모스 트랜지스터;상기 반전 클록을 게이트 전압으로 입력 받아 제3 모스 트랜지스터의 출력을 제어하는 제2 모스 트랜지스터; 및상기 반전 클록에 의해 상기 제1 및 제2 모스 트랜지스터가 동작함에 따라 드레인단에 연결되는 캐패시터를 충전하는 제3 모스 트랜지스터를 포함하는 펌프 드라이버 회로
|
| 2 |
2
제1항에 있어서,상기 제1 트랜지스터는 N-모스 트랜지스터이며,상기 제2 및 제3 트랜지스터는 P-모스 트랜지스터인 펌프 드라이버 회로
|
| 3 |
3
제2항에 있어서,상기 제1 트랜지스터의 게이트단은 상기 제1 인버터의 출력에 연결되고, 드레인단은 접지되고, 소스단은 펌프 드라이버 회로의 출력에 연결되고,상기 제2 트랜지스터의 게이트단은 상기 제1 인버터의 출력에 연결되고, 드레인단은 펌프 드라이버 회로의 출력에 연결되고, 소스단은 캐패시터의 일단에 연결되고,상기 제3 트랜지스터의 게이트단은 펌프 드라이버 회로의 출력에 연결되고, 드레인단은 캐패시터의 일단에 연결되고, 소스단은 기준전압에 연결되는펌프 드라이버 회로
|
| 4 |
4
차지 펌프 회로에 있어서,논-오버랩 클록의 입력 진폭보다 증폭되는 논-오버랩 증폭 클록을 출력하는 펌프 드라이버 회로부;입력 전압과 상기 증폭 클록 중 일부를 입력 받아 1차 증폭 전압을 출력하는 제1 증폭부; 및상기 1차 증폭 전압과 상기 증폭 클록 중 일부를 입력 받아 2차 증폭 전압을 출력하는 제2 증폭부를 포함하고,상기 펌프 드라이버 회로부는,입력 클록을 반전하여 반전 클록을 출력하는 제1 인버터;상기 반전 클록을 재반전하는 제2 인버터;상기 반전 클록을 게이트 전압으로 입력 받아 펌프 드라이버 회로의 출력을 제어하는 제1 모스 트랜지스터;상기 반전 클록을 게이트 전압으로 입력 받아 제3 모스 트랜지스터의 출력을 제어하는 제2 모스 트랜지스터; 및상기 반전 클록에 의해 상기 제1 및 제2 모스 트랜지스터가 동작함에 따라 드레인단에 연결되는 캐패시터를 충전하는 제3 모스 트랜지스터를 포함하는 차지 펌프 회로
|
| 5 |
5
제4항에 있어서,상기 제1 증폭부는,제1 캐패시터 출력 전압 및 제2 트랜지스터의 소스 전압에 의해 제어되고 상기 1차 증폭 전압을 출력하는 제1 트랜지스터; 및상기 1차 증폭 전압에 의해 제어되고, 상기 제1 트랜지스터의 게이트 전압을 제어하는 제2 트랜지스터를 포함하는 차지 펌프 회로
|
| 6 |
6
제5항에 있어서,상기 제2 증폭부는,제3 캐패시터 출력 전압 및 제4 트랜지스터의 소스 전압에 의해 제어되고 상기 2차 증폭 전압을 출력하는 제3 트랜지스터; 및상기 2차 증폭 전압에 의해 제어되고, 상기 제3 트랜지스터의 게이트 전압을 제어하는 제4 트랜지스터를 포함하는 차지 펌프 회로
|
| 7 |
7
제6항에 있어서,상기 2차 증폭 전압을 소스 및 게이트의 입력 전압으로 하는 출력 트랜지스터; 및상기 출력 트랜지스터의 소스에 연결되어 차지 펌프 회로의 출력 전압을 조절하는 출력 캐패시터를 더 포함하는 차지 펌프 회로
|
| 8 |
8
차지 펌프 회로에 있어서,논-오버랩 클록의 입력 진폭보다 증폭되는 논-오버랩 증폭 클록을 출력하는 펌프 드라이버 회로부; 및입력 전압과 상기 증폭 클록 중 일부를 입력 받아 증폭 전압을 출력하는 복수의 증폭부를 포함하고,상기 펌프 드라이버 회로부는,입력 클록을 반전하여 반전 클록을 출력하는 제1 인버터;상기 반전 클록을 재반전하는 제2 인버터;상기 반전 클록을 게이트 전압으로 입력 받아 펌프 드라이버 회로의 출력을 제어하는 제1 모스 트랜지스터;상기 반전 클록을 게이트 전압으로 입력 받아 제3 모스 트랜지스터의 출력을 제어하는 제2 모스 트랜지스터; 및상기 반전 클록에 의해 상기 제1 및 제2 모스 트랜지스터가 동작함에 따라 드레인단에 연결되는 캐패시터를 충전하는 제3 모스 트랜지스터를 포함하는 차지 펌프 회로
|
| 9 |
9
제8항에 있어서,상기 복수의 증폭부는,제1 캐패시터 출력 전압 및 제2 트랜지스터의 소스 전압에 의해 제어되고 상기 증폭 전압을 출력하는 제1 트랜지스터; 및상기 증폭 전압에 의해 제어되고, 상기 제1 트랜지스터의 게이트 전압을 제어하는 제2 트랜지스터를 포함하는 차지 펌프 회로
|
| 10 |
10
제9항에 있어서,최종적으로 증폭되는 전압을 소스 및 게이트의 입력 전압으로 하는 출력 트랜지스터; 및상기 출력 트랜지스터의 소스에 연결되어 차지 펌프 회로의 출력 전압을 조절하는 출력 캐패시터를 더 포함하는 차지 펌프 회로
|
